EDA技術(shù)應(yīng)用的項目12電子課件

21、沒有人陪你走一輩子，所以你要適應(yīng)孤獨，沒有人會幫你一輩子，所以你要奮斗一生。22、當(dāng)眼淚流盡的時候，留下的應(yīng)該是堅強。23、要改變命運，首先改變自己。24、勇氣很有理由被當(dāng)作人類德性之首，因為這種德性保證了所有其余的德性。--溫斯頓．丘吉爾。25、梯子的梯階從來不是用來擱腳的，它只是讓人們的腳放上一段時間，以便讓別一只腳能夠再往上登。EDA技術(shù)應(yīng)用的項目12電子課件.EDA技術(shù)應(yīng)用的項目12電子課件.21、沒有人陪你走一輩子，所以你要適應(yīng)孤獨，沒有人會幫你一輩子，所以你要奮斗一生。22、當(dāng)眼淚流盡的時候，留下的應(yīng)該是堅強。23、要改變命運，首先改變自己。24、勇氣很有理由被當(dāng)作人類德性之首，因為這種德性保證了所有其余的德性。--溫斯頓．丘吉爾。25、梯子的梯階從來不是用來擱腳的，它只是讓人們的腳放上一段時間，以便讓別一只腳能夠再往上登。EDA技術(shù)應(yīng)用的項目12電子課件.《EDA技術(shù)應(yīng)用》課程課件項目十二DDS信號源的設(shè)計一、項目描述了解數(shù)字頻率合成(DDS)工作原理。掌握DDS合成器三個主要模塊：頻率控制寄存器、高速相位累加器和正弦查找表。本項目是采用ALTERA公司的Cyclone系列FPGA芯片利用直接數(shù)字頻率合成的原理，實現(xiàn)一個頻率、幅度、相位可調(diào)的正弦波信號發(fā)生器。1.項目任務(wù)《EDA技術(shù)應(yīng)用》課程課件項目十二DDS信號源的設(shè)計

一、項目描述了解數(shù)字頻率合成(DDS)工作原理。掌握DDS合成器三個主要模塊：頻率控制寄存器、高速相位累加器和正弦查找表。本項目是采用ALTERA公司的Cyclone系列FPGA芯片利用直接數(shù)字頻率合成的原理，實現(xiàn)一個頻率、幅度、相位可調(diào)的正弦波信號發(fā)生器。1.項目任務(wù)一、項目描述2.項目目標(biāo)序號類別目標(biāo)一知識點了解DDS的實現(xiàn)原理了解DDS系統(tǒng)功能的各種要求掌握實現(xiàn)DDS系統(tǒng)的各模塊功能掌握VHDL語言和C語言的協(xié)同設(shè)計原理掌握調(diào)用LPM模塊的方法二技能會利用LPM模塊進行設(shè)計能使用VHDL語言和C語言進行協(xié)同設(shè)計能使用QuartusII軟件的對設(shè)計電路進行功能仿真使用QuartusII軟件下載設(shè)計文件到學(xué)習(xí)開發(fā)板學(xué)習(xí)開發(fā)板的調(diào)試三職業(yè)素養(yǎng)學(xué)生的溝通能力及團隊協(xié)作精神良好的職業(yè)道德質(zhì)量、成本、安全、環(huán)保意識二、項目資訊可編程邏輯器件概述FPGA與CPLDPLD開發(fā)軟件可編程邏輯器件的設(shè)計應(yīng)用流程數(shù)字頻率合成(DDS)工作原理

LPM模塊的調(diào)用方法（前四項參見專題課件相應(yīng)內(nèi)容）

六項內(nèi)容二、項目資訊包括設(shè)計準(zhǔn)備、設(shè)計輸入、設(shè)計處理和器件編程四個步驟相應(yīng)的功能仿真（前仿真）、時序仿真（后仿真）和器件測試三個設(shè)計驗證過程。

可編程邏輯器件的設(shè)計應(yīng)用流程三、項目分析1.信號產(chǎn)生的方法RC振蕩器：頻率穩(wěn)定度不高LC振蕩器：頻率穩(wěn)定度不高石英晶體振蕩器：頻率穩(wěn)定度高，但頻率調(diào)節(jié)困難

三、項目分析1.信號產(chǎn)生的方法頻率穩(wěn)定度高，但頻率很難連續(xù)步進三、項目分析1.信號產(chǎn)生的方法DDS(DirectDigitalSynthesizer)即直接數(shù)字合成器，是一種新型的頻率合成技術(shù)，具有較高的頻率分辨率，可以實現(xiàn)快速的頻率切換，并且在改變頻率的同時能夠保持相位的連續(xù)，很容易實現(xiàn)頻率、相位和幅值的數(shù)控調(diào)制。因此，在現(xiàn)代電子系統(tǒng)及設(shè)備的頻率源設(shè)計中，尤其在通信領(lǐng)域，DDS應(yīng)用越來越廣泛。三、項目分析對于一個頻率為的正弦信號，可以用下式來描述：2.直接數(shù)字頻率合成的原理其相位：將正弦信號的相位和幅值均轉(zhuǎn)化為數(shù)字量用頻率為的基準(zhǔn)時鐘對正弦信號進行抽樣將2π切割成2N等份作為最小量化單位，從而得到△θ的數(shù)字量M為：三、項目分析2.直接數(shù)字頻率合成的原理當(dāng)M取1時，可以得到輸出信號的最小頻率步進為：三、項目分析2.直接數(shù)字頻率合成的原理

由于正弦函數(shù)為非線性函數(shù)，很難實時計算，一般通過查表的方法來快速獲得函數(shù)值。DDS正弦信號發(fā)生器原理框圖：三、項目分析2.直接數(shù)字頻率合成的原理三、項目分析3.系統(tǒng)設(shè)計思路FPGA的技術(shù)方案三、項目分析4.技術(shù)指標(biāo)設(shè)計要求如下：（1）產(chǎn)生正弦波波形；（2）輸出信號頻率范圍0Hz~4MHz，頻率步進間隔為10KHz或100KHz可選；設(shè)計4個按鍵用來控制頻率增減，用數(shù)碼管顯示頻率值。（3）輸出信號幅值范圍0~5V（峰—峰值），波形幅值和相位可調(diào)。四、項目實施微機一臺（WindowsXP系統(tǒng)、安裝好QuartusⅡ5.0等相關(guān)軟件）EDA學(xué)習(xí)開發(fā)板一塊USB電源線一條ISP下載線一條。硬件平臺準(zhǔn)備四、項目實施——1.方案設(shè)計四、項目實施——1.方案設(shè)計硬件電路詳細(xì)設(shè)計高速D/A轉(zhuǎn)換電路設(shè)計FPGA內(nèi)部邏輯設(shè)計

濾波電路的設(shè)計信號放大電路的設(shè)計驅(qū)動電路的設(shè)計四、項目實施——2.DDS子系統(tǒng)設(shè)計DDS子系統(tǒng)參數(shù)的確定（1）輸出帶寬當(dāng)頻率控制字M=1時，輸出信號的最低頻率為

fomin=fclk/2N式中，fclk為系統(tǒng)時鐘頻率，N為相位累加器的位數(shù)。當(dāng)N取值很大時，最低輸出頻率可以達到很低，甚至可以認(rèn)為DDS的最低頻率為零頻。DDS的最高輸出頻率由系統(tǒng)時鐘頻率和一個周期波形采樣點數(shù)決定。當(dāng)系統(tǒng)時鐘頻率為，采樣點數(shù)為X，則最高輸出頻率為

fomax=fclk/X

四、項目實施——2.DDS子系統(tǒng)設(shè)計（2）頻率穩(wěn)定度。DDS信號的頻率穩(wěn)定度等同于外部時鐘信號的頻率穩(wěn)定度。由于外部時鐘信號一般采用晶體振蕩器，因此，DDS信號頻率可以達到很高的穩(wěn)定度。（3）頻率分辨率。頻率分辨率由下式?jīng)Q定：如果參考時鐘頻率取40MHz，相位累加器位數(shù)取32，可求得最小頻率步進值為：四、項目實施——2.DDS子系統(tǒng)設(shè)計DDS子系統(tǒng)參數(shù)的確定（1）系統(tǒng)時鐘頻率：40MHz；（2）頻率控制字的位寬：32位；（3）相位累加器的位寬：32位；（4）波形存儲器的地址位寬：10位；（5）波形存儲器的數(shù)據(jù)位寬：10位。最小頻率步進值四、項目實施——2.DDS子系統(tǒng)設(shè)計DDS子系統(tǒng)頂層原理圖四、項目實施——2.DDS子系統(tǒng)設(shè)計頻率字設(shè)定及顯示模塊

ADD_SUB_8BIT模塊功能：實現(xiàn)8位的加減法計算，每來一個脈沖模塊自加一或自減一。模塊通過輸出控制數(shù)碼管將頻率值顯示出來。本模塊包括一個8位的LPM_ADD_SUB(加減模塊)和8位的LPM_FF（觸發(fā)器模塊）。ADD_SUB_32BIT模塊功能：實現(xiàn)32位的加減法計算，每來一個脈沖模塊自加或自減100KHz頻率。本模塊包括一個32位的LPM_ADD_SUB(加減模塊)和32位的LPM_FF（觸發(fā)器模塊）。四、項目實施——2.DDS子系統(tǒng)設(shè)計Addsub32模塊設(shè)計本模塊中使用了兩個LPM模塊，分別是ADD_SUB_32BIT(加減模塊)，DFF_32（觸發(fā)器模塊）四、項目實施——2.DDS子系統(tǒng)設(shè)計LPM_ADD_SUB模塊的調(diào)用（1）新建一個電路原理圖文件（2）在原理圖中空白處雙擊，出現(xiàn)下面對話框，點擊圖中紅色標(biāo)記按鈕。四、項目實施——2.DDS子系統(tǒng)設(shè)計LPM_ADD_SUB模塊的調(diào)用（3）分別點擊紅色標(biāo)記處按鈕，進入LPM模塊選擇界面。（4）選中紅色標(biāo)記中的LPM_ADD_SUB模塊，并給模塊命名，進入下一界面。四、項目實施——2.DDS子系統(tǒng)設(shè)計LPM_ADD_SUB模塊的調(diào)用（5）本界面是設(shè)定模塊的輸入位數(shù)，由于要實現(xiàn)32位的加減法計算，所以選擇32位。計算模式選擇加減共存模式，并通過add_sub輸入端選擇，輸入為1時是加法模式，0為減法模式。四、項目實施——2.DDS子系統(tǒng)設(shè)計LPM_ADD_SUB模塊的調(diào)用（6）由于需要設(shè)計的模塊功能是每觸發(fā)一次，就作一次加法或減法運算，并且值固定是增加或減少100KHz。通過計算得：將此值固定在B輸入端。四、項目實施——2.DDS子系統(tǒng)設(shè)計LPM_ADD_SUB模塊的調(diào)用（7）向模塊中添加一個clock信號，用來控制模塊的動作，每來一個上升沿，就作一次加減法。到此本模塊的設(shè)定基本完成，一直點擊next，直到最后點擊finish，完成模塊的設(shè)計。四、項目實施——2.DDS子系統(tǒng)設(shè)計LPM_FF模塊的調(diào)用（1）新建一個電路原理圖文件（2）在原理圖中空白處雙擊，出現(xiàn)下面對話框，點擊圖中紅色標(biāo)記按鈕。四、項目實施——2.DDS子系統(tǒng)設(shè)計LPM_FF模塊的調(diào)用（3）分別點擊紅色標(biāo)記處按鈕，進入LPM模塊選擇界面。（4）選中紅色標(biāo)記中的LPM_FF模塊，并給模塊命名，進入下一界面。四、項目實施——2.DDS子系統(tǒng)設(shè)計LPM_FF模塊的調(diào)用（5）本界面是設(shè)定模塊的輸入位數(shù)，所以選擇32位。觸發(fā)器模式選擇D觸發(fā)器。到此本模塊的設(shè)定基本完成，一直點擊next，直到最后點擊finish，完成模塊的設(shè)計。四、項目實施——2.DDS子系統(tǒng)設(shè)計分頻模塊（ALTPLL模塊的調(diào)用）（1）新建一個電路原理圖文件（2）在原理圖中空白處雙擊，出現(xiàn)下面對話框，點擊圖中紅色標(biāo)記按鈕。四、項目實施——2.DDS子系統(tǒng)設(shè)計分頻模塊（ALTPLL模塊的調(diào)用）（3）分別點擊紅色標(biāo)記處按鈕，進入LPM模塊選擇界面。（4）選中紅色標(biāo)記中的ALTPLL模塊，并給模塊命名，進入下一界面。四、項目實施——2.DDS子系統(tǒng)設(shè)計分頻模塊（ALTPLL模塊的調(diào)用）（5）由于實驗板上的晶振頻率是50MHz，所以在輸入clock0框中填入50。四、項目實施——2.DDS子系統(tǒng)設(shè)計分頻模塊（ALTPLL模塊的調(diào)用）（6）按紅色中的要求選擇復(fù)選框。四、項目實施——2.DDS子系統(tǒng)設(shè)計分頻模塊（ALTPLL模塊的調(diào)用）（7）由于設(shè)計需要40MHz的時鐘信號，所以我們利用ALTPLL模塊實現(xiàn)了一個0.8分頻。到此本模塊的設(shè)定基本完成，一直點擊next，直到最后點擊finish，完成模塊的設(shè)計。四、項目實施——2.DDS子系統(tǒng)設(shè)計累加器（ACC）模塊（1）libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;useieee.std_logic_arith.all;entityacctestis port(clk:instd_logic; freqin:instd_logic_vector(31downto0); phasein:instd_logic_vector(31downto0);accout:outstd_logic_vector(9downto0) );endacctest;四、項目實施——2.DDS子系統(tǒng)設(shè)計累加器（ACC）模塊（2）architecturebehavofacctestissignalacc:std_logic_vector(31downto0);signalfreq:std_logic_vector(31downto0);signalphase:std_logic_vector(31downto0);signalq:std_logic_vector(31downto0);beginprocess(clk) begin if(clk'eventandclk='0')then freq<=freqin; phase<=phasein; acc<=acc+freq; endif; q<=acc+phase; accout<=q(31downto22); endprocess;endbehav;四、項目實施——2.DDS子系統(tǒng)設(shè)計C語言生成正弦函數(shù)關(guān)系數(shù)據(jù)

#include<stdio.h>#include"math.h"main(){inti;floats;for(i=0;i<1024;i++){s=sin(atan(1)*8*i/1024);printf("%d:%d;\n",i,(int)((s+1)*1023/2));}}在TURBOC中編譯此段程序，并生成EXE文件，然后在DOS下運行生成的EXE文件，在執(zhí)行DOS命令：SIN_ROM>SIN_ROM.mif，生成mif文件，再加上mif文件的頭部說明，就建成了一張正弦函數(shù)關(guān)系表。四、項目實施——2.DDS子系統(tǒng)設(shè)計正弦函數(shù)關(guān)系表

WIDTH=10;DEPTH=1024;ADDRESS_RADIX=DEC;DATA_RADIX=DEC;CONTENTBEGIN0:511;1:514;2:517;3:520;4:524;5:527;6:530;7:533;8:536;9:539;10:542;11:545;12:549;13:552;14:555;15:558;……mif文件的頭部說明四、項目實施——2.DDS子系統(tǒng)設(shè)計ROM模塊的調(diào)用

（1）新建一個電路原理圖文件（2）在原理圖中空白處雙擊，出現(xiàn)下面對話框，點擊圖中紅色標(biāo)記按鈕。四、項目實施——2.DDS子系統(tǒng)設(shè)計ROM模塊的調(diào)用（3）分別點擊紅色標(biāo)記處按鈕，進入LPM模塊選擇界面。（4）選中紅色標(biāo)記中的ROM模塊，并給模塊命名，進入下一界面。四、項目實施——2.DDS子系統(tǒng)設(shè)計ROM模塊的調(diào)用（5）本設(shè)計中ROM的地址線需要10條，數(shù)據(jù)線需要10條，所以按照紅色標(biāo)記選擇參數(shù)。四、項目實施——2.DDS子系統(tǒng)設(shè)計ROM模塊的調(diào)用（6）按照紅色標(biāo)記選擇參數(shù)。四、項目實施——2.DDS子系統(tǒng)設(shè)計ROM模塊的調(diào)用（7）將生成的mif格式的正弦函數(shù)關(guān)系表導(dǎo)入到ROM中。到此本模塊的設(shè)定基本完成，一直點擊next，直到最后點擊finish，完成模塊的設(shè)計。四、項目實施——3.高速A/D轉(zhuǎn)換電路設(shè)計

高速D/A轉(zhuǎn)換器——AD7533四、項目實施——4.模擬子系統(tǒng)設(shè)計D/A轉(zhuǎn)換電路四、項目實施——4.模擬子系統(tǒng)設(shè)計濾波電路四、項目實施——4.模擬子系統(tǒng)設(shè)計放大及驅(qū)動電路增益可調(diào)放大電路差分放大電路驅(qū)動電路四、項目實施——5.波形仿真波形仿真結(jié)果

波形圖中：CLK的頻率為40M，此時設(shè)定的頻率字freqin為40000，所以此時能產(chǎn)生40KHz的正弦波形。初相位phasein設(shè)定為3，即初相位為 Sinout輸出的是ROM的地址，通過輸出地址可在ROM中查詢出對應(yīng)的正弦波的模擬值。四、項目實施——6.測試結(jié)果100kHz正弦波四、項目實施——6.測試結(jié)果1MHz正弦波四、項目實施5.硬件電路調(diào)試及排故

電路調(diào)試：

撥動撥碼開關(guān)SWD0，并按KEY0鍵提高或降低頻率，觀察示波器波形。故障分析及排除：

在確認(rèn)學(xué)習(xí)開發(fā)板無故障的前提下： 1．無論怎樣撥動撥碼開關(guān)和按鍵，數(shù)碼管均沒有顯示。出現(xiàn)這種情況，很可能是管腳沒有分配好，或者分配了管腳，但是沒有重新編譯，這是大多數(shù)同學(xué)容易犯得毛病。2．按動按鍵，數(shù)碼管顯示數(shù)字不正確。出現(xiàn)這種情況，首先應(yīng)檢查電路設(shè)計是否有誤，再檢查管腳分配是否正確。五、項目評價與總結(jié)提高考核點及占項目分值比建議考核方式評價標(biāo)準(zhǔn)優(yōu)良及格1．根據(jù)項目要求完成資訊并制訂行動方案（15%）教師評價+互評能根據(jù)項目要求很好地完成資訊及學(xué)習(xí)，能制訂合理的行動計劃，計劃詳細(xì)。能根據(jù)項目要求完成資訊及學(xué)習(xí)，能制訂合理的行動計劃。能根據(jù)項目要求完成資訊及學(xué)習(xí)，能制訂合理的行動計劃2．詳細(xì)設(shè)計（20%）教師評價+互評DDS軟硬件設(shè)計正確，項目方案可實施。DDS軟硬件設(shè)計基本正確，項目方案需要調(diào)整。DDS軟硬件設(shè)計思路基本正確，但有一定缺陷。3．操作實施（30%）教師評價+自評能正確使用QuartusII軟件綜合、編譯、仿真并下載程序到學(xué)習(xí)板，能正確調(diào)試電路，