第20章-門電路和組合邏輯電路(上)課件

第20章門電路和組合邏輯電路數(shù)字信號(hào)和模擬信號(hào)電子電路中的信號(hào)模擬信號(hào)從時(shí)間上或大小上看都是連續(xù)變化的信號(hào)數(shù)字信號(hào)從時(shí)間和幅度上看其變化都是離散的§20.1數(shù)字電路概述模擬信號(hào)：tu正弦波信號(hào)tu矩形波信號(hào)數(shù)字信號(hào)：在模擬電路中，晶體管一般工作在放大狀態(tài)。研究模擬信號(hào)時(shí)，我們注重電路輸入、輸出信號(hào)間的大小、相位關(guān)系。相應(yīng)的電子電路就是模擬電路，包括交直流放大器、濾波器、信號(hào)發(fā)生器等。研究數(shù)字電路時(shí)注重電路輸出、輸入間的邏輯關(guān)系，因此不能采用模擬電路的分析方法。主要的工具是邏輯代數(shù)，電路的功能用真值表、邏輯表達(dá)式及波形圖表示。在數(shù)字電路中，三極管工作在開(kāi)關(guān)狀態(tài)，即工作在飽和和截止?fàn)顟B(tài)?！?0.2脈沖信號(hào)一.脈沖信號(hào)的主要參數(shù)脈沖幅度A脈沖信號(hào)變化的最大值脈沖前沿tr從0.1A上升到0.9A所需的時(shí)間脈沖后沿tf從0.9A下降到0.1A所需的時(shí)間脈沖寬度tp從前沿0.5A到后沿0.5A所需的時(shí)間脈沖周期T相鄰脈沖重復(fù)出現(xiàn)的時(shí)間間隔脈沖頻率f單位時(shí)間的脈沖數(shù)，f=1/T二.正、負(fù)脈沖0.1A0.9A0.5A周期T正脈沖00+3V-3V負(fù)脈沖00+3V-3VA幅度tr前沿tp脈寬tf后沿6三、晶體管的開(kāi)關(guān)作用IC(mA)1234UCE(V)36912IB=040A80A120A160AQ1QQ2放大區(qū)飽和區(qū)截止區(qū)RB+UCCRCEBUCEICIBUBE工作狀態(tài)放大狀態(tài)飽和狀態(tài)截止?fàn)顟B(tài)偏置情況發(fā)射結(jié)正偏集電結(jié)反偏發(fā)射結(jié)正偏集電結(jié)正偏發(fā)射結(jié)反偏集電結(jié)反偏主要特征C、E之間等效電路受控的恒流源相當(dāng)于

開(kāi)關(guān)接通相當(dāng)于

開(kāi)關(guān)斷開(kāi)§20.3基本門電路極其組合&ABCF一、二極管“與”門電路FAB+UCCCAFBC00001000010011000010101001101111F=A?B?C真值表有0出0，全1出1ABCF1111有0出0波形圖二、二極管“或”門電路FAB-12VC1ABCFF=A+B+CAFBC00001001010111010011101101111111真值表有1出1，全0出0ABCF0000有1出1波形圖箝位二極管FRCDRKA+12V+3VRB-12V真值表0VT截止3V“1”“0”AF1AF01

三、三極管“非”門三、三極管“非”門箝位二極管FRCDRKA+12V+3VRB-12V真值表3VT飽和0V“1”“0”0出1，1出0AF1AFAF01

10波形圖四、分立元件與非門FRCDRK+12V+3VRB-12VKAB+UCCC與門非門與非門分立元件門電路缺點(diǎn)1、體積大、工作不可靠。2、需要不同電源。3、各種門的輸入、輸出電平不匹配?！?0.4TTL集成門電路一、TTL“與非”門與分立元件電路相比，集成電路具有體積小、可靠性高、速度快的特點(diǎn)，而且輸入、輸出電平匹配，所以早已廣泛采用。根據(jù)電路內(nèi)部的結(jié)構(gòu)，可分為DTL、TTL、HTL、MOS管集成門電路?！芭c非”門是應(yīng)用最普遍的集成門電路，以下介紹TTL“與非”門電路。+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC1、TTL“與非”門的電路組成5個(gè)晶體管5個(gè)電阻輸入級(jí)中間級(jí)輸出級(jí)“與非”邏輯功能+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC1）輸入端有“0”時(shí)（1個(gè)或幾個(gè)）“0”1V不足以讓T2、T5導(dǎo)通三個(gè)PN結(jié)導(dǎo)通需2.1V0.3V2、工作原理+5VFR4R2R13kR5T3T4T1b1c1ABC“0”1Vuo0.3VVF=5-UR2-Ube3-Ube43.6V高電平“1”！“1”拉電流有“0”出“1”1）輸入端有“0”時(shí)（1個(gè)或幾個(gè)）+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC2）輸入全為“1”時(shí)（3.6V或懸空）全導(dǎo)通電位被箝在2.1V全反偏VB31V截止“1”3.6V+5VFR2R13kT2R3T1T5b1c1ABC全反偏“1”飽和3.6V0.3V“0”灌電流全“1”出“0”2）輸入全為“1”時(shí)（3.6V或懸空）+5VFR4R2R13kT2R5R3T3T4T1T5ABC與非門開(kāi)啟與非門關(guān)閉VF=0.3VVF=3.6V“0”“1”輸出&ABCF1413121110981234567&&&&74LS00（2輸入4門）管腳圖UCCGND一片集成電路內(nèi)的邏輯門互相獨(dú)立，可以單獨(dú)使用，但共用一根電源引線和一根地線。二、電壓傳輸特性和主要參數(shù)測(cè)試電路&+5Vuiu01、電壓傳輸特性與非門輸出電壓與輸入電壓之間的關(guān)系曲線，稱為電壓傳輸特性。u0(V)ui(V)123UOH(3.6V)UOL(0.3V)電壓傳輸特性u(píng)0(V)ui(V)123UOH“1”UOL“0”閾值UT=1.4V理想的傳輸特性輸出高電平輸出低電平1）輸出高電平UOH規(guī)定下限值UOH2.4V典型值UOH=3.6V2、主要參數(shù)u0(V)ui(V)123UOH(3.6V)(0.3V)輸出高電平輸出低電平2）輸出低電平UOL規(guī)定上限值UOL

0.4V典型值UOL

0.3V3）開(kāi)門電平UON、關(guān)門電平UOFFu0(V)ui(V)123UOH(3.6V)UOFFUON(0.3V)UOLUNHUNLUILUIH保證輸出低電平（即開(kāi)門）的最小輸入高電平值保證輸出高電平（即關(guān)門）的最大輸入低電平值4）噪聲容限電壓（抗干擾能力）u0(V)ui(V)123UOH(3.6V)UOFFUON(0.3V)UOLUNHUNLUILUIH低電平噪聲容限電壓高電平噪聲容限電壓UNL=UOFF-UIL=0.9-0.4=0.5VUNH=UIH-UON=2.7-1.6=1.1V其值越大，抗干擾能力越強(qiáng)6）平均傳輸延遲時(shí)間tpd50%50%tuiotuootpd1tpd25）扇出系數(shù)NO驅(qū)動(dòng)同類門的最大數(shù)目。TTL“與非門”，平均傳輸時(shí)間tpd1:上升延遲時(shí)間tpd2:下降延遲時(shí)間1、懸空的輸入端相當(dāng)于接高電平。2、為了防止干擾，可將懸空的輸入端接高電平。說(shuō)明截止+5VFR4R2R1T2R5R3T3T4T1T5BAD1三、三態(tài)輸出“與非”門E控制端與非邏輯功能高阻態(tài)+5VFR4R2R1T2R5R3T3T4T1T5BADE導(dǎo)通0截止截止E=1與非邏輯功能E=0高阻態(tài)+5VFR4R2R1T2R5R3T3T4T1T5BAE---控制端DE+5VFR4R2R1T2R5R3T3T4T1T5BADE01截止1+5VFR4R2R1T2R5R3T3T4T1T5BADE10導(dǎo)通截止截止高阻態(tài)低電平起作用符號(hào)功能表&ABF高電平起作用功能表&ABF表示低電平有效０１０三態(tài)門主要作為TTL電路與總線間的接口電路用途：E1、E2、E3分時(shí)接入高電平公用總線&ABF&ABF&ABFE1E2E3§20.5CMOS門電路轉(zhuǎn)移特性曲線ID0UGSUGS(th)UDS=常數(shù)GSDMOS反相器0UDSIDuiuoUDDR負(fù)載線ui=“1”ui=“0”uo=“0”uo=“1”0出1，1出0uiuouiuoUDDuiuoUDD實(shí)際結(jié)構(gòu)等效結(jié)構(gòu)D1、CMOS“非”門（反相器）UCCST2DT1AFNMOS管PMOS管CMOS電路二、MOS集成門電路GGSUDDST2DT1AFA=0截止uGS2=UDD導(dǎo)通F=“１”工作原理：0出1UCCST2DT1AFA=１導(dǎo)通截止F=“０”工作原理：1出02、CMOS“與非”門UDDST2DT1FT3T4SDGGSSBAT1、T2：驅(qū)動(dòng)管T3、T4：負(fù)載管A、B全為“1”T1、T2導(dǎo)通F為“0”全“1”出“0”T3、T4并聯(lián)T1、T2串聯(lián)2、CMOS“與非”門UDDST2DT1FT3T4SDGGSSBAT1、T2：驅(qū)動(dòng)管T3、T4：負(fù)載管A、B有“0”T1、T2截止F為“1”有“0”出“1”CMOS電路的優(yōu)點(diǎn)１、靜態(tài)功耗小。２、允許電源電壓范圍寬（318V）。3、扇出系數(shù)大，抗噪容限大。主要邏輯門電路對(duì)比與門&ABFF=AB有0出0全1出1或門1F=A+BAB有1出1全0出0F非門1F=AA0出11出0F與非門&F=ABAB有0出1全1出0F或非門