課件計(jì)算機(jī)組成與系統(tǒng)結(jié)構(gòu)

計(jì)算機(jī)組成與系統(tǒng)結(jié)構(gòu)

上海交通大學(xué)網(wǎng)絡(luò)教育學(xué)院陳澤宇博士副教授2023/7/281第1章計(jì)算機(jī)系統(tǒng)概論第2章運(yùn)算方法和運(yùn)算器第3章存儲(chǔ)系統(tǒng)第4章指令系統(tǒng)第5章中央處理器（CPU）第6章總線系統(tǒng)第7章輸入輸出（I/O）系統(tǒng)第8章并行計(jì)算機(jī)系統(tǒng)2023/7/282第6章總線系統(tǒng)6.1總線系統(tǒng)概述6.2總線的控制與通信6.3總線系統(tǒng)實(shí)例2023/7/283總線是計(jì)算機(jī)系統(tǒng)中多個(gè)功能部件之間進(jìn)行數(shù)據(jù)傳送的公共通路提供了信息傳輸和功能擴(kuò)展的通道采用總線結(jié)構(gòu)方式，主要是由于其在系統(tǒng)設(shè)計(jì)、生產(chǎn)、使用和維護(hù)方面具有諸多的優(yōu)越性2023/7/2846.1總線系統(tǒng)概述6.1.1總線的基本概念6.1.2總線的內(nèi)部結(jié)構(gòu)6.1.3總線接口6.1.4總線的連接方式2023/7/285數(shù)字計(jì)算機(jī)是由若干個(gè)系統(tǒng)功能部件構(gòu)成的這些系統(tǒng)功能部件連接在一起才能形成完整的計(jì)算機(jī)系統(tǒng)總線是構(gòu)成計(jì)算機(jī)系統(tǒng)的互連機(jī)構(gòu)是多個(gè)系統(tǒng)功能部件之間進(jìn)行數(shù)據(jù)傳送的公共通路由系統(tǒng)中各個(gè)功能部件所共享總線的特點(diǎn)在于其公用性可同時(shí)掛接多個(gè)部件或設(shè)備借助于總線連接，計(jì)算機(jī)在各系統(tǒng)功能部件之間實(shí)現(xiàn)地址、數(shù)據(jù)和控制信息的交換并在爭(zhēng)用資源的基礎(chǔ)上進(jìn)行工作2023/7/286一個(gè)單處理器系統(tǒng)中的總線，大致可分為三類： ⑴內(nèi)部總線 ⑵系統(tǒng)總線 ⑶外部總線2023/7/287⑴內(nèi)部總線CPU內(nèi)部連接各寄存器及運(yùn)算部件的總線2023/7/288⑵系統(tǒng)總線CPU同計(jì)算機(jī)系統(tǒng)的其他功能部件（如存儲(chǔ)器、通道等）連接的總線系統(tǒng)總線有多種標(biāo)準(zhǔn)接口從16位的ISA，到32/64位的PCI、AGP乃至PCIExpress系統(tǒng)總線中包括局部總線局部總線是系統(tǒng)總線向多層結(jié)構(gòu)發(fā)展的結(jié)果2023/7/289⑶外部總線用來連接外部設(shè)備或其他計(jì)算機(jī)的總線，又稱為I/O接口如用于連接并行打印機(jī)的Centronics總線用于串行通信的RS-232總線、通用串行總線USB和IEEE-1394用于硬磁盤接口的IDE、SCSI總線等2023/7/28106.1.1總線的基本概念1.總線的特性2.總線的標(biāo)準(zhǔn)化3.總線的主要參數(shù)2023/7/28111.總線的特性1）物理特性2）功能特性3）電氣特性4）時(shí)間特性2023/7/28121）物理特性指總線的物理連接方式包括總線的根數(shù)，總線的插頭插座的形狀，引腳線的排列方式等2023/7/28132）功能特性描述總線中每一根線的功能例如，地址總線的寬度指明了總線能夠直接訪問的存儲(chǔ)器地址空間范圍；數(shù)據(jù)總線的寬度指明了訪問一次存儲(chǔ)器或外設(shè)所能交換數(shù)據(jù)的位數(shù)；控制總線包括CPU發(fā)出的各種控制命令（如存儲(chǔ)器讀/寫、I/O讀/寫等），請(qǐng)求信號(hào)與仲裁信號(hào)，外設(shè)與CPU的時(shí)序同步信號(hào)，中斷信號(hào)，DMA控制信號(hào)等等2023/7/28143）電氣特性定義每一根線上信號(hào)的傳遞方向及有效電平范圍送入CPU的信號(hào)叫輸入信號(hào)（IN），從CPU發(fā)出的信號(hào)叫輸出信號(hào)（OUT）例如，IBMPC/XT總線的A0～A19是地址輸出線，D0～D7是雙向數(shù)據(jù)線，既可作為數(shù)據(jù)輸入線又可作為數(shù)據(jù)輸出線總線的電平都符合TTL電平的定義2023/7/28154）時(shí)間特性定義每根線在什么時(shí)間有效即規(guī)定總線上各信號(hào)有效的時(shí)序關(guān)系2023/7/28162.總線的標(biāo)準(zhǔn)化對(duì)于相同的指令系統(tǒng)、相同的功能，不同廠家生產(chǎn)的功能部件在具體實(shí)現(xiàn)上幾乎沒有相同的但各廠家生產(chǎn)的相同功能部件卻可以互換使用這是由于它們都遵守了相同的系統(tǒng)總線要求例如，IBMPC兼容微機(jī)系統(tǒng)中采用的標(biāo)準(zhǔn)總線ISA總線（16位，帶寬16MB/s）EISA總線（32位，帶寬33MB/s）VESA總線（32位，帶寬133MB/s）PCI總線（64位，帶寬533MB/s）2023/7/28173.總線的主要參數(shù)1）總線寬度2）總線頻率3）總線帶寬2023/7/28181）總線寬度總線寬度總線能同時(shí)傳送的數(shù)據(jù)的二進(jìn)制位（bit）數(shù)如16位總線、32位總線指的就是總線具有16位或32位的數(shù)據(jù)傳輸能力2023/7/28192）總線頻率總線頻率總線的實(shí)際工作頻率也就是一秒鐘傳輸數(shù)據(jù)的次數(shù)是總線工作速度的一個(gè)重要參數(shù)工作頻率越高，速度越快總線頻率通常用MHz表示如33MHz、100MHz、400MHz、800MHz等1Hz=1/s2023/7/28203）總線帶寬總線帶寬總線本身所能達(dá)到的最高數(shù)據(jù)傳輸速率單位是兆字節(jié)每秒（MB/s）是衡量總線性能的重要指標(biāo)總線帶寬越寬，傳輸效率也就越高總線帶寬與總線寬度和總線頻率的關(guān)系：2023/7/2821【例6-1】⑴某總線在一個(gè)總線周期中并行傳送32位數(shù)據(jù)，假設(shè)一個(gè)總線周期等于一個(gè)總線時(shí)鐘周期，總線時(shí)鐘頻率為33MHz，總線帶寬是多少?⑵如果一個(gè)總線周期中并行傳送64位數(shù)據(jù)，總線時(shí)鐘頻率升為66MHz，總線帶寬是多少?【解】⑴總線帶寬=(32bit/8bit/B)×33MHz=(32bit/8bit/B)×33M/s=132MB/s⑵總線帶寬=(64bit/8bit/B)×66MHz=(64bit/8bit/B)×66M/s=528MB/s2023/7/28226.1.2總線的內(nèi)部結(jié)構(gòu)1．早期總線的內(nèi)部結(jié)構(gòu)2．當(dāng)代總線的內(nèi)部結(jié)構(gòu)2023/7/28231．早期總線的內(nèi)部結(jié)構(gòu)1）數(shù)據(jù)總線2）地址總線3）控制總線2023/7/2824實(shí)際上是處理器芯片引腳的延伸，是處理器與I/O設(shè)備適配器的通道CAI演示這種簡(jiǎn)單的總線一般由50~100根信號(hào)線所組成按照這些信號(hào)線的功能特性可分為三類：數(shù)據(jù)（總）線、地址（總）線和控制（總）線2023/7/28251）數(shù)據(jù)總線數(shù)據(jù)總線（DataBus，DB）是在計(jì)算機(jī)系統(tǒng)各個(gè)部件之間傳輸數(shù)據(jù)信息的信號(hào)線數(shù)據(jù)總線是雙向的數(shù)據(jù)線的根數(shù)稱為數(shù)據(jù)總線的寬度通常，數(shù)據(jù)總線由8根、16根、32根或64根數(shù)據(jù)線組成由于每一根數(shù)據(jù)線每次傳送1位二進(jìn)制數(shù)，所以數(shù)據(jù)線的根數(shù)決定了每一次能同時(shí)傳送的二進(jìn)制的位數(shù)由此可見，數(shù)據(jù)總線的寬度是表現(xiàn)系統(tǒng)總體性能的關(guān)鍵因素之一例如，如果數(shù)據(jù)總線的寬度為8位，而每條指令的長(zhǎng)度為16位，那么在每個(gè)指令周期中需要兩次訪問存儲(chǔ)器才能取回完整的16位指令2023/7/28262）地址總線地址總線（AddressBus，AB）是在計(jì)算機(jī)系統(tǒng)各個(gè)部件之間傳輸?shù)刂沸畔⒌男盘?hào)線用來規(guī)定數(shù)據(jù)總線上的數(shù)據(jù)來自何處或?qū)⒈凰屯翁幍刂房偩€是單向的如果CPU要從存儲(chǔ)器中讀取一個(gè)信息，首先必須將要讀取的信息的存儲(chǔ)器地址放到地址總線上然后才可以從給定的存儲(chǔ)器地址中取出所需要的信息地址總線的寬度決定了計(jì)算機(jī)系統(tǒng)能夠使用的最大的存儲(chǔ)器容量2023/7/28273）控制總線控制總線（ControlBus，CB）是在計(jì)算機(jī)系統(tǒng)各個(gè)部件之間傳輸控制信息的信號(hào)線其作用是對(duì)數(shù)據(jù)總線、地址總線的訪問及使用情況實(shí)施控制控制線中每一根線都是單向的用來指明數(shù)據(jù)傳送的方向、中斷請(qǐng)求和定時(shí)控制等由于計(jì)算機(jī)中的所有部件都要使用數(shù)據(jù)總線和地址總線，所以用控制總線對(duì)它們實(shí)施控制既是必要的，也是必須的控制總線上傳輸?shù)目刂菩畔?，其作用就是在?jì)算機(jī)系統(tǒng)各個(gè)部件之間發(fā)送操作命令和定時(shí)信息命令信息規(guī)定了要執(zhí)行的具體操作定時(shí)信息則規(guī)定了數(shù)據(jù)信息和地址信息的時(shí)效性2023/7/2828隨著計(jì)算機(jī)技術(shù)的發(fā)展，這種簡(jiǎn)單總線結(jié)構(gòu)逐漸暴露出一些不足：第一，CPU是總線上的惟一主控者即使后來增加了具有簡(jiǎn)單仲裁邏輯的DMA控制器以支持DMA傳送，但是仍不能滿足多CPU環(huán)境的要求第二，總線信號(hào)是CPU引腳信號(hào)的延伸所以總線結(jié)構(gòu)與CPU緊密相關(guān)，通用性較差2023/7/28292．當(dāng)代總線的內(nèi)部結(jié)構(gòu)當(dāng)代總線是一些標(biāo)準(zhǔn)總線CAI演示追求與結(jié)構(gòu)、CPU、技術(shù)無關(guān)的開發(fā)標(biāo)準(zhǔn)滿足包括多CPU在內(nèi)的主控者環(huán)境需求2023/7/2830在當(dāng)代總線結(jié)構(gòu)中，CPU與Cache作為一個(gè)模塊與總線相連系統(tǒng)中允許存在多個(gè)這樣的處理器模塊總線控制器負(fù)責(zé)在幾個(gè)總線請(qǐng)求者之間進(jìn)行協(xié)調(diào)與仲裁整個(gè)總線結(jié)構(gòu)分成四個(gè)部分：1）數(shù)據(jù)傳送總線2）仲裁總線3）中斷和同步總線4）公用線2023/7/28311）數(shù)據(jù)傳送總線由地址線、數(shù)據(jù)線、控制線組成其結(jié)構(gòu)與早期總線類似一般有32條地址線，32或64條數(shù)據(jù)線為了減少布線，64位數(shù)據(jù)的低32位數(shù)據(jù)線往往與32位地址線進(jìn)行復(fù)用2）仲裁總線包括總線請(qǐng)求線和總線授權(quán)線3）中斷和同步總線用于處理帶優(yōu)先級(jí)的中斷操作包括中斷請(qǐng)求線和中斷認(rèn)可線4）公用線包括時(shí)鐘信號(hào)線、電源線、地線、系統(tǒng)復(fù)位線以及加電或斷電的時(shí)序信號(hào)線等2023/7/28326.1.3總線接口當(dāng)代計(jì)算機(jī)的用途，在很大程度上取決于它所能連接的外圍設(shè)備的范圍由于外圍設(shè)備種類繁多，速度各異，不可能簡(jiǎn)單地把外圍設(shè)備全部連接到CPU上，必須尋找一種方法，將外圍設(shè)備同某種計(jì)算機(jī)部件連接起來一同工作這項(xiàng)任務(wù)通常由適配器（Adapter）部件來完成通過適配器可以實(shí)現(xiàn)高速CPU與低速外設(shè)之間工作速度上的匹配和同步，并完成計(jì)算機(jī)和外設(shè)之間的所有數(shù)據(jù)傳送和控制適配器通常稱為接口（Interface）2023/7/2833接口就是指CPU和主存、外圍設(shè)備之間通過總線進(jìn)行連接的邏輯部件接口部件在動(dòng)態(tài)連接的兩個(gè)部件之間起著“轉(zhuǎn)換器”的作用，以便實(shí)現(xiàn)彼此之間的信息傳送一個(gè)典型的計(jì)算機(jī)系統(tǒng)具有不同類型的外圍設(shè)備，因而會(huì)有不同類型的接口2023/7/2834CPU、接口和外圍設(shè)備之間的連接關(guān)系CAI演示外圍設(shè)備本身帶有設(shè)備控制器設(shè)備控制器是控制外圍設(shè)備進(jìn)行操作的控制部件通過接口接收來自CPU的各種信息，并將信息傳送到設(shè)備或者從設(shè)備中讀出信息傳送到接口，然后由接口傳送給CPU由于外圍設(shè)備種類繁多且速度不同，因而每種設(shè)備都有適應(yīng)自己工作特點(diǎn)的設(shè)備控制器外圍設(shè)備本身與它自己的控制電路，統(tǒng)稱為外圍設(shè)備2023/7/2835為了使所有的外圍設(shè)備彼此兼容并能在一起正確地工作，CPU規(guī)定了不同的信息傳送控制方法不管什么樣的外圍設(shè)備，只要選用某種數(shù)據(jù)傳送方法，并按其規(guī)定通過總線和主機(jī)連接，就可以進(jìn)行信息交換通常在總線和每個(gè)外圍設(shè)備的設(shè)備控制器之間使用一個(gè)適配器（接口）電路來保證外圍設(shè)備用計(jì)算機(jī)系統(tǒng)特性所要求的形式發(fā)送和接收信息接口邏輯通常做成標(biāo)準(zhǔn)化的部件，稱為標(biāo)準(zhǔn)接口一個(gè)標(biāo)準(zhǔn)接口可能連接一個(gè)設(shè)備，也可能連接多個(gè)設(shè)備2023/7/2836典型的接口通常具有如下功能：1）控制接口靠程序的指令信息來控制外圍設(shè)備的動(dòng)作如啟動(dòng)、關(guān)閉設(shè)備等2）緩沖接口在外圍設(shè)備和計(jì)算機(jī)系統(tǒng)其他部件之間起到緩沖器的作用用以補(bǔ)償各種設(shè)備在速度上的差異3）狀態(tài)接口監(jiān)視外圍設(shè)備的工作狀態(tài)并保存狀態(tài)信息包括數(shù)據(jù)“準(zhǔn)備就緒”、“忙”、“錯(cuò)誤”等供CPU查詢外圍設(shè)備時(shí)進(jìn)行分析之用2023/7/28374）轉(zhuǎn)換接口可以完成所要求的數(shù)據(jù)轉(zhuǎn)換工作如并－串轉(zhuǎn)換或串－并轉(zhuǎn)換數(shù)據(jù)能夠在外圍設(shè)備和CPU之間正確地進(jìn)行傳送5）整理接口可以完成一些特別的功能例如在需要時(shí)可以修改字計(jì)數(shù)器或當(dāng)前主存地址寄存器6）程序中斷每當(dāng)外圍設(shè)備向CPU請(qǐng)求某種動(dòng)作時(shí)，接口即向CPU發(fā)出一個(gè)中斷請(qǐng)求信號(hào)如果設(shè)備完成了一個(gè)操作或設(shè)備發(fā)生錯(cuò)誤，接口也會(huì)產(chǎn)生中斷2023/7/2838事實(shí)上，一個(gè)適配器必然有兩個(gè)接口：一是和系統(tǒng)總線的接口CPU和適配器進(jìn)行數(shù)據(jù)交換采用并行方式二是和外設(shè)的接口適配器和外設(shè)進(jìn)行數(shù)據(jù)交換可采用并行方式，也可采用串行方式因此，根據(jù)外圍設(shè)備采用的數(shù)據(jù)交換方式的不同，適配器（接口）可以分為串行數(shù)據(jù)接口和并行數(shù)據(jù)接口兩大類2023/7/28396.1.4總線的連接方式1.單總線結(jié)構(gòu)2.雙總線結(jié)構(gòu)3.三總線結(jié)構(gòu)4.多總線結(jié)構(gòu)實(shí)例2023/7/2840總線的排列布置、總線與其他各類部件的連接方式，對(duì)計(jì)算機(jī)系統(tǒng)性能而言尤其重要根據(jù)連接方式的不同，單機(jī)系統(tǒng)中采用的總線結(jié)構(gòu)可分成三種基本類型：?jiǎn)慰偩€結(jié)構(gòu)、雙總線結(jié)構(gòu)、三總線結(jié)構(gòu)2023/7/28411.單總線結(jié)構(gòu)在許多單處理器的計(jì)算機(jī)中，使用一條單一的系統(tǒng)總線來連接CPU、主存和I/O設(shè)備，稱為單總線結(jié)構(gòu)CAI演示在單總線結(jié)構(gòu)中，要求連接到總線上的邏輯部件都必須高速運(yùn)行，以便在某些設(shè)備需要使用總線時(shí)能夠迅速獲得總線控制權(quán)，當(dāng)不再使用總線時(shí)也能迅速放棄總線控制權(quán)否則，由于一條總線由多個(gè)功能部件共用，有可能導(dǎo)致很大的時(shí)間延遲2023/7/2842在單總線系統(tǒng)中，對(duì)輸入/輸出設(shè)備的操作與主存的操作方法完全一樣當(dāng)CPU把指令的地址字段送到總線上時(shí)，如果該地址字段對(duì)應(yīng)的地址是主存地址，則主存予以響應(yīng)從而在CPU和主存之間發(fā)生數(shù)據(jù)傳送數(shù)據(jù)傳送的方向由指令操作碼決定如果該地址字段對(duì)應(yīng)的地址是外圍設(shè)備地址，則外圍設(shè)備予以響應(yīng)從而在CPU和對(duì)應(yīng)的外圍設(shè)備之間發(fā)生數(shù)據(jù)傳送數(shù)據(jù)傳送的方向也由指令操作碼決定2023/7/2843在單總線系統(tǒng)中，某些外圍設(shè)備也可以指定地址外圍設(shè)備通過與CPU中的總線控制部件交換控制信號(hào)的方式占有總線一旦外圍設(shè)備得到總線控制權(quán)，就可以向總線發(fā)送地址信號(hào)，指定要與哪一個(gè)設(shè)備進(jìn)行信息交換如果一個(gè)由外圍設(shè)備指定的地址對(duì)應(yīng)于一個(gè)主存單元，則主存予以響應(yīng)于是在主存和外設(shè)間將進(jìn)行直接存儲(chǔ)器傳送（DirectMemoryAccess，DMA）2023/7/2844單總線結(jié)構(gòu)的優(yōu)點(diǎn)容易擴(kuò)展成多CPU系統(tǒng)只要在系統(tǒng)總線上掛接多個(gè)CPU即可單總線結(jié)構(gòu)的缺點(diǎn)由于所有邏輯部件都掛在同一個(gè)總線上，因此總線只能分時(shí)工作即某一個(gè)時(shí)間只能允許一對(duì)部件之間傳送數(shù)據(jù)這就使信息傳送的吞吐量受到限制2023/7/28452.雙總線結(jié)構(gòu)雙總線系統(tǒng)結(jié)構(gòu)在CPU和主存之間專門設(shè)置了一組高速的存儲(chǔ)總線CAI演示使CPU可通過專用的存儲(chǔ)總線與存儲(chǔ)器交換信息，以減輕系統(tǒng)總線的負(fù)擔(dān)同時(shí)主存仍可通過系統(tǒng)總線與外設(shè)進(jìn)行DMA操作，而不必經(jīng)過CPU當(dāng)然，這種雙總線系統(tǒng)是以增加硬件為代價(jià)的2023/7/28463.三總線結(jié)構(gòu)三總線系統(tǒng)結(jié)構(gòu)是在雙總線系統(tǒng)的基礎(chǔ)上增加I/O總線形成的CAI演示其中系統(tǒng)總線是CPU、主存和通道（IOP）之間進(jìn)行數(shù)據(jù)傳送的公共通路而I/O總線則是多個(gè)外圍設(shè)備與通道之間進(jìn)行數(shù)據(jù)傳送的公共通路2023/7/2847在DMA方式中，外設(shè)與主存間直接交換數(shù)據(jù)而不經(jīng)過CPU，從而減輕了CPU對(duì)數(shù)據(jù)輸入輸出的控制而通道方式I/O則可進(jìn)一步提高CPU的效率通道實(shí)際上是一臺(tái)具有特殊功能的處理器，又稱為IOP（I/OProcessor，I/O處理器）它分擔(dān)了CPU的一部分功能，實(shí)現(xiàn)對(duì)外設(shè)的統(tǒng)一管理，完成外設(shè)與主存之間的數(shù)據(jù)傳送由于增加了IOP，整個(gè)系統(tǒng)的工作效率可以大大提高然而，這是以增加更多的硬件為代價(jià)的2023/7/28484.多總線結(jié)構(gòu)實(shí)例大多數(shù)計(jì)算機(jī)采用了分層次的多總線結(jié)構(gòu)速度差異較大的設(shè)備模塊使用不同速度的總線而速度相近的設(shè)備模塊使用同一類總線這種結(jié)構(gòu)的優(yōu)點(diǎn)是不僅解決了總線負(fù)載過重的問題，而且使總線設(shè)計(jì)簡(jiǎn)單，并能充分發(fā)揮每類負(fù)載的效能2023/7/2849Pentium計(jì)算機(jī)主板的總線結(jié)構(gòu)CAI演示這是一個(gè)三層次的多總線結(jié)構(gòu)包括CPU總線、PCI總線和ISA總線2023/7/28501）CPU總線CPU總線也稱為CPU-存儲(chǔ)器總線是一個(gè)64位數(shù)據(jù)線和32位地址線的同步總線CPU是這條總線的主控者，但必要時(shí)可放棄總線控制權(quán)從傳統(tǒng)的觀點(diǎn)看，可以把CPU總線看成是CPU引腳信號(hào)的延伸2023/7/28512）PCI總線PCI總線用于連接高速的I/O設(shè)備模塊通過“橋”芯片，上面與更高速的CPU總線相連下面與低速的ISA總線相接如圖形顯示適配器、網(wǎng)絡(luò)接口控制器、硬盤控制器等2023/7/28523）ISA總線ISA總線是早期的低速總線Pentium機(jī)使用該總線與低速I/O設(shè)備連接2023/7/28534）“橋”芯片CPU總線、PCI總線、ISA總線通過兩個(gè)“橋”芯片連成整體橋芯片在此起到了信號(hào)速度緩沖、電平轉(zhuǎn)換、控制協(xié)議轉(zhuǎn)換的作用通常將CPU總線-PCI總線的橋稱為“北橋”，將PCI總線-ISA總線的橋稱為“南橋”通過橋?qū)深惒煌目偩€“粘合”在一起的技術(shù)特別適合于系統(tǒng)的升級(jí)換代每當(dāng)CPU芯片升級(jí)時(shí)只需改變CPU總線和北橋芯片，原有的全部外圍設(shè)備可以繼續(xù)正常工作2023/7/28545）PCI芯片組Pentium機(jī)總線系統(tǒng)中有一個(gè)核心邏輯芯片組，簡(jiǎn)稱PCI芯片組包括主存控制器和Cache控制器芯片、北橋芯片和南橋芯片在系統(tǒng)中起著至關(guān)重要的作用2023/7/28556.2總線的控制與通信6.2.1總線的控制6.2.2總線的通信6.2.3信息傳送方式2023/7/28566.2.1總線的控制1.集中式仲裁2.分布式仲裁2023/7/2857總線的控制就是決定共享總線的部件如何獲得總線的使用權(quán)（控制權(quán)）的問題總線控制部件是總線的仲裁機(jī)構(gòu)連接到總線上的功能模塊有主動(dòng)和被動(dòng)兩種模式主動(dòng)模式的模塊稱為主方（Master）它可以啟動(dòng)一個(gè)總線周期被動(dòng)模式的模塊稱為從方（Slave）它只能響應(yīng)主方的請(qǐng)求例如，CPU模塊在不同的時(shí)間里既可以用作主方，也可以用作從方而存儲(chǔ)器模塊只能用作從方2023/7/2858由于總線是在多個(gè)部件之間共享的，每一次總線操作只能有一個(gè)主方占用總線控制權(quán)，但是同一時(shí)間里可以有一個(gè)或多個(gè)從方從這種意義上說，主方是那些在某個(gè)時(shí)刻獨(dú)占總線的部件，一般會(huì)在占有總線之前發(fā)出總線占用請(qǐng)求除了CPU模塊外，I/O功能模塊、DMA控制器也可以作為主方提出總線請(qǐng)求2023/7/2859為了解決多個(gè)主設(shè)備同時(shí)競(jìng)爭(zhēng)總線控制權(quán)的問題，必須設(shè)置總線仲裁部件以某種方式選擇其中一個(gè)主設(shè)備作為總線的下一個(gè)主方對(duì)多個(gè)主設(shè)備提出的占用總線請(qǐng)求，一般可采用優(yōu)先級(jí)或公平策略進(jìn)行仲裁按照總線仲裁電路位置的不同，仲裁方式分為集中式仲裁和分布式仲裁兩類2023/7/28601.集中式仲裁在集中式仲裁中，每個(gè)功能模塊有兩條線連到中央仲裁器一條是送往仲裁器的總線請(qǐng)求信號(hào)線BR一條是仲裁器送出的總線授權(quán)信號(hào)線BG對(duì)于單處理器系統(tǒng)總線而言，中央仲裁器又稱為總線控制器它是CPU的一部分按照目前的總線標(biāo)準(zhǔn)，中央仲裁器一般是一個(gè)單獨(dú)的功能模塊2023/7/28611）鏈?zhǔn)讲樵兎绞娇偩€中有一條BS線，標(biāo)明總線的狀態(tài)1表示總線正被某個(gè)主方所使用0表示總線空閑2023/7/2862鏈?zhǔn)讲樵兎绞降闹饕攸c(diǎn)總線授權(quán)信號(hào)BG采用串行方式從一個(gè)I/O接口傳送到下一個(gè)I/O接口假如BG到達(dá)的接口無總線請(qǐng)求，則繼續(xù)往下查詢假如BG到達(dá)的接口有總線請(qǐng)求，BG信號(hào)便不再往下查詢這意味著該I/O接口獲得了總線控制權(quán)顯然，在查詢鏈中離中央仲裁器最近的設(shè)備具有最高優(yōu)先級(jí)，離中央仲裁器越遠(yuǎn)的設(shè)備其優(yōu)先級(jí)越低因此，鏈?zhǔn)讲樵兪峭ㄟ^接口的優(yōu)先級(jí)排隊(duì)電路來實(shí)現(xiàn)的2023/7/2863鏈?zhǔn)讲樵兎绞降膬?yōu)點(diǎn)只用很少幾根線就能按一定的優(yōu)先次序?qū)崿F(xiàn)總線仲裁，并且這種結(jié)構(gòu)很容易擴(kuò)充新的設(shè)備鏈?zhǔn)讲樵兎绞降娜秉c(diǎn)對(duì)查詢鏈的電路故障非常敏感如果第i個(gè)設(shè)備的接口中有關(guān)查詢鏈的電路發(fā)生故障，那么第i個(gè)以后的設(shè)備就都不能工作了查詢鏈的優(yōu)先級(jí)是固定的如果優(yōu)先級(jí)高的設(shè)備頻繁發(fā)出總線請(qǐng)求，則優(yōu)先級(jí)較低的設(shè)備有可能長(zhǎng)期無法使用總線2023/7/28642）計(jì)數(shù)器定時(shí)查詢方式總線上的任一設(shè)備需要使用總線時(shí)，通過BR線發(fā)出總線請(qǐng)求中央仲裁器接到請(qǐng)求后，在BS線為“0”的情況下讓計(jì)數(shù)器開始計(jì)數(shù)計(jì)數(shù)值通過一組地址線發(fā)向各個(gè)設(shè)備每個(gè)設(shè)備接口都有一個(gè)設(shè)備地址判別電路當(dāng)?shù)刂肪€上的計(jì)數(shù)值與請(qǐng)求總線的設(shè)備的地址一致時(shí)，該設(shè)備將BS線置“1”，獲得總線使用權(quán)，同時(shí)終止計(jì)數(shù)查詢2023/7/2865每次計(jì)數(shù)既可以從“0”開始，也可以從終止點(diǎn)開始：如果從“0”開始，各設(shè)備的優(yōu)先次序與鏈?zhǔn)讲樵兎ㄏ嗤?，?yōu)先級(jí)的順序是固定的；如果從終止點(diǎn)開始，則每個(gè)設(shè)備使用總線的優(yōu)先級(jí)是相等的計(jì)數(shù)器的初值也可用程序來設(shè)置可以方便地改變優(yōu)先次序但這種靈活性是以增加線數(shù)為代價(jià)的2023/7/28663）獨(dú)立請(qǐng)求方式在獨(dú)立請(qǐng)求方式中，每一個(gè)共享總線的設(shè)備均有一對(duì)總線請(qǐng)求線BRi和總線授權(quán)線BGi當(dāng)設(shè)備要求使用總線時(shí)，便發(fā)出該設(shè)備的請(qǐng)求信號(hào)中央仲裁器中有一個(gè)排隊(duì)電路根據(jù)自己的優(yōu)先策略決定首先響應(yīng)哪個(gè)設(shè)備的請(qǐng)求，給該設(shè)備以授權(quán)信號(hào)BGi2023/7/2867獨(dú)立請(qǐng)求方式的優(yōu)點(diǎn)響應(yīng)速度快確定優(yōu)先響應(yīng)的設(shè)備所花費(fèi)的時(shí)間少，用不著一個(gè)設(shè)備接一個(gè)設(shè)備地查詢對(duì)優(yōu)先次序的控制相當(dāng)靈活可以預(yù)先固定也可以通過程序來改變還可以用屏蔽（禁止）某個(gè)請(qǐng)求的辦法，不響應(yīng)來自無效設(shè)備的請(qǐng)求因此，現(xiàn)代的總線標(biāo)準(zhǔn)普遍采用獨(dú)立請(qǐng)求方式2023/7/28682.分布式仲裁分布式仲裁不需要中央仲裁器，每個(gè)潛在的主方功能模塊都有自己的仲裁號(hào)和仲裁器當(dāng)它們有總線請(qǐng)求時(shí)，把它們惟一的仲裁號(hào)發(fā)送到共享的仲裁總線上每個(gè)仲裁器將仲裁總線上得到的號(hào)與自己的號(hào)進(jìn)行比較如果仲裁總線上的號(hào)大，則它的總線請(qǐng)求不予響應(yīng)，并撤消它的仲裁號(hào)最后，獲勝者的仲裁號(hào)保留在仲裁總線上顯然，分布式仲裁是以優(yōu)先級(jí)仲裁策略為基礎(chǔ)的2023/7/28696.2.2總線的通信總線的通信就是決定共享總線的各個(gè)部件之間如何進(jìn)行通信、如何實(shí)現(xiàn)數(shù)據(jù)傳輸?shù)膯栴}總線的一次信息傳送過程，大致可分為如下五個(gè)階段：請(qǐng)求總線總線仲裁尋址（目的地址）信息傳送狀態(tài)返回（或錯(cuò)誤報(bào)告）2023/7/2870為了同步主方、從方的操作，必須制訂通信定時(shí)協(xié)議所謂定時(shí)，是指事件出現(xiàn)在總線上的時(shí)序關(guān)系計(jì)算機(jī)系統(tǒng)中有兩種截然不同的通信方式同步通信異步通信2023/7/28711.同步通信在同步通信協(xié)議中，事件出現(xiàn)在總線上的時(shí)刻由總線時(shí)鐘信號(hào)來確定讀數(shù)據(jù)的同步時(shí)序所有事件都出現(xiàn)在時(shí)鐘信號(hào)的上升沿，大多數(shù)事件只占據(jù)一個(gè)時(shí)鐘周期CPU首先發(fā)出讀命令信號(hào)，并將存儲(chǔ)器地址發(fā)到地址線上它也可發(fā)出一個(gè)啟動(dòng)信號(hào)，指明控制信息和地址信息均已出現(xiàn)在總線上存儲(chǔ)器模塊識(shí)別地址碼，經(jīng)過一個(gè)時(shí)鐘周期延遲（存取時(shí)間）后，將數(shù)據(jù)和認(rèn)可信息放到總線上，被CPU讀取2023/7/2872由于采用了公共時(shí)鐘，每個(gè)功能模塊什么時(shí)候發(fā)送或接收信息都由統(tǒng)一時(shí)鐘規(guī)定因此，同步通信具有較高的傳輸頻率同步通信適用于總線長(zhǎng)度較短、各功能模塊存取時(shí)間比較接近的情況同步方法對(duì)于任何兩個(gè)功能模塊的通信都給予相同的時(shí)間安排由于同步總線必須按最慢的模塊來設(shè)計(jì)公共時(shí)鐘，當(dāng)各功能模塊的存取時(shí)間相差很大時(shí)，總線效率會(huì)大大損失2023/7/28732.異步通信在異步通信協(xié)議中，后一事件出現(xiàn)在總線上的時(shí)刻取決于前一事件的出現(xiàn)即建立在應(yīng)答式或互鎖機(jī)制基礎(chǔ)上不需要統(tǒng)一的公共時(shí)鐘信號(hào)總線周期的長(zhǎng)度可變2023/7/2874采用異步通信協(xié)議的讀數(shù)據(jù)操作過程CPU發(fā)出讀命令信號(hào)和存儲(chǔ)器地址信號(hào)經(jīng)過一段時(shí)間的延遲，待信號(hào)穩(wěn)定后，它啟動(dòng)主同步（MSYN）信號(hào)引發(fā)存儲(chǔ)器以從同步（SSYN）信號(hào)予以響應(yīng)，并將數(shù)據(jù)放到數(shù)據(jù)線上SSYN信號(hào)使CPU讀數(shù)據(jù)，然后撤消MSYN信號(hào)MSYN信號(hào)撤消又使SSYN信號(hào)撤消最后地址線、數(shù)據(jù)線不再有有效信息，于是讀數(shù)據(jù)總線周期結(jié)束2023/7/2875異步通信的優(yōu)點(diǎn)總線周期長(zhǎng)度可變，不把響應(yīng)時(shí)間強(qiáng)加到功能模塊上允許快速和慢速的功能模塊連接到同一總線上但這是以增加總線的復(fù)雜性和成本為代價(jià)的正因?yàn)槿绱耍壳岸鄶?shù)微機(jī)的總線還是采用同步通信的方法2023/7/28766.2.3信息傳送方式1.串行傳送2.并行傳送3.分時(shí)傳送2023/7/2877數(shù)字計(jì)算機(jī)使用二進(jìn)制數(shù)，它們或用電位的高、低來表示，或用脈沖的有、無來表示電位傳送電位高時(shí)表示數(shù)字“1”，電位低時(shí)表示數(shù)字“0”脈沖傳送有脈沖時(shí)表示數(shù)字“1”，無脈沖時(shí)表示數(shù)字“0”計(jì)算機(jī)系統(tǒng)中，傳送信息采用三種方式：串行傳送、并行傳送、分時(shí)傳送出于速度和效率上的考慮，系統(tǒng)總線上傳送的信息必須采用并行傳送方式2023/7/28781.串行傳送當(dāng)信息以串行方式傳送時(shí)，只有一條傳輸線，且采用脈沖傳送在串行傳送時(shí)，按順序傳送表示一個(gè)數(shù)碼的所有二進(jìn)制位（bit）的脈沖信號(hào)，每次一位通常以第一個(gè)脈沖信號(hào)表示數(shù)碼的最低有效位，最后一個(gè)脈沖信號(hào)表示數(shù)碼的最高有效位串行傳送示意圖CAI演示2023/7/2879當(dāng)串行傳送時(shí)，有可能按順序連續(xù)傳送若干個(gè)“0”或若干個(gè)“1”如果在編碼時(shí)用脈沖表示二進(jìn)制數(shù)，那么當(dāng)連續(xù)出現(xiàn)幾個(gè)“0”時(shí)，則表示某段時(shí)間間隔內(nèi)傳輸線上沒有脈沖信號(hào)為了確定究竟傳送了多少個(gè)“0”，必須采用某種時(shí)序格式，以便使接收設(shè)備能加以識(shí)別通常采用的方法是指定“位時(shí)間”即指定一個(gè)二進(jìn)制位在傳輸線上占用的時(shí)間長(zhǎng)度顯然，“位時(shí)間”是由同步脈沖來體現(xiàn)的2023/7/2880假設(shè)串行數(shù)據(jù)是由“位時(shí)間”組成的，那么傳送8個(gè)比特需要8個(gè)位時(shí)間假設(shè)接收設(shè)備在第一個(gè)位時(shí)間和第三個(gè)位時(shí)間接收一個(gè)脈沖，其余的6個(gè)位時(shí)間沒有接收脈沖可知所接收到的二進(jìn)制信息是00000101注意，串行傳送時(shí)，低位在前，高位在后2023/7/2881在串行傳送時(shí)，被傳送的數(shù)據(jù)需要在發(fā)送部件進(jìn)行并－串變換，這稱為拆卸而在接收部件又需要進(jìn)行串－并變換，這稱為裝配串行傳送的主要優(yōu)點(diǎn)只需要一條傳輸線這一點(diǎn)對(duì)長(zhǎng)距離傳輸尤其重要不管傳送多少數(shù)據(jù)量都只需要一條傳輸線，成本比較低廉2023/7/2882【例6-2】利用串行方式傳送字符，每秒鐘傳送的比特（bit）位數(shù)常稱為波特率（BaudRate）。假設(shè)數(shù)據(jù)傳送速率是120個(gè)字符/秒，每一個(gè)字符格式規(guī)定包含10個(gè)數(shù)據(jù)位（起始位、停止位、8個(gè)數(shù)據(jù)位），問傳送的波特率是多少？每個(gè)比特位占用的時(shí)間是多少？【解】：波特率為：10b×120/s=1200b/s=1200bps每個(gè)比特位占用的時(shí)間Td是波特率的倒數(shù)：Td=1/1200=0.833×10-3s=0.833ms2023/7/28832.并行傳送用并行方式傳送二進(jìn)制信息時(shí)，對(duì)應(yīng)于每個(gè)數(shù)據(jù)位都需要一條單獨(dú)的傳輸線信息由多少二進(jìn)制位組成，就需要多少條傳輸線使二進(jìn)制數(shù)“0”或“1”在不同的線上同時(shí)進(jìn)行傳送并行傳送的過程CAI演示如果要傳送的數(shù)據(jù)由8位二進(jìn)制位組成（1個(gè)字節(jié)），那么可以使用8條線組成的扁平數(shù)據(jù)電纜每一條線代表二進(jìn)制數(shù)的不同位值例如，最上面的線代表最高有效位，最下面的線代表最低有效位，因而圖中正在傳送的二進(jìn)制數(shù)就是101011002023/7/2884并行傳送一般采用電位傳送由于所有的位同時(shí)被傳送，所以并行數(shù)據(jù)傳送比串行數(shù)據(jù)傳送快得多例如，使用32根單獨(dú)的地址線，可以從CPU的地址寄存器同時(shí)傳送32位地址信息給主存2023/7/28853.分時(shí)傳送分時(shí)傳送有兩種概念一種是采用總線復(fù)用方式某個(gè)傳輸線上既傳送地址信息，又傳送數(shù)據(jù)信息為此必須劃分時(shí)間片，以便在不同的時(shí)間間隔中完成傳送地址和傳送數(shù)據(jù)的任務(wù)另一種是共享總線的部件分時(shí)使用總線2023/7/28866.3總線系統(tǒng)實(shí)例6.3.1ISA總線6.3.2PCI總線6.3.3AGP總線6.3.4PCIExpress總線2023/7/2887隨著計(jì)算機(jī)技術(shù)的進(jìn)步，總線技術(shù)的標(biāo)準(zhǔn)也在不斷發(fā)展例如，微型計(jì)算機(jī)總線PC/XT總線（1981年）PC/AT或ISA總線（1984年）EISA總線（1988年）VESA總線（1989年）PCI總線（1991年）AGP總線（1997年）PCI-X總線（1998年）PCIExpress（2004年）2023/7/28886.3.1ISA總線ISA（IndustryStandardArchitecture，工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)）總線是由IBMPC/XT和PC/AT使用的8位總線發(fā)展而來的總線標(biāo)準(zhǔn)ISA是8/16位兼容總線，因此I/O插槽有8位和8/16位兩種類型：8位擴(kuò)展槽由62個(gè)引腳組成其中包括20條地址線和8條數(shù)據(jù)線，用于8位數(shù)據(jù)傳輸8/16位擴(kuò)展槽除了一個(gè)8位62線的連接器外，還有一個(gè)附加的36線連接器這種擴(kuò)展插槽既可以支持8位插接板，也可支持16位插接板（24條地址線和16條數(shù)據(jù)線）2023/7/2889ISA總線的應(yīng)用范圍很廣，一般用于連接中、低速I/O設(shè)備使用ISA總線接口的外設(shè)適配器（聲卡）ISA總線的主要性能指標(biāo)：24位地址線可直接尋址16MB主存8/16位數(shù)據(jù)線最高時(shí)鐘頻率8MHz最大傳輸率（總線帶寬）16MB/s12個(gè)外部中斷請(qǐng)求輸入端7個(gè)DMA通道2023/7/2890由于歷史原因，ISA的設(shè)計(jì)對(duì)PC機(jī)的升級(jí)維護(hù)、安裝新設(shè)備帶來諸多不便在安裝新設(shè)備時(shí)，不僅要對(duì)新設(shè)備進(jìn)行配置，往往還需要對(duì)一些已安裝的設(shè)備進(jìn)行重新配置除硬件安裝外，還需要一個(gè)復(fù)雜的軟件安裝過程在這種背景下，計(jì)算機(jī)工業(yè)界提出了一個(gè)新的概念：即插即用（Plug&Play，簡(jiǎn)稱PnP）PnP設(shè)備只需簡(jiǎn)單地插入插槽即可開始工作，不需要用戶撥動(dòng)開關(guān)、插拔跳線或復(fù)雜地安裝軟件來調(diào)整和重新配置系統(tǒng)這意味著重新配置行為是自動(dòng)完成的，并且對(duì)用戶是透明的為此，Intel和Microsoft聯(lián)手提出了一個(gè)即插即用ISA規(guī)范在PnPBIOS和操作系統(tǒng)的支持下，能夠讀取這種ISA適配器卡的配置數(shù)據(jù)，也可以進(jìn)行重新配置2023/7/28916.3.2PCI總線PCI（外設(shè)部件互連，PeripheralComponentInterconnect）總線是1991年由Intel、IBM、Compaq、Apple等幾家公司聯(lián)合推出的PCI是一個(gè)與處理器無關(guān)的高速外圍總線，又是至關(guān)重要的層間總線可支持10臺(tái)外部設(shè)備采用同步時(shí)序協(xié)議和集中式仲裁策略具有自動(dòng)配置能力2023/7/2892典型的PCI總線結(jié)構(gòu)框圖CAI演示2023/7/2893整個(gè)系統(tǒng)里有如下三種不同的總線：⑴HOST總線又稱宿主總線該總線不僅連接主存，還可以連接多個(gè)CPU⑵PCI總線用于連接各種高速PCI設(shè)備PCI設(shè)備可以是主設(shè)備，也可以是從設(shè)備，或兼而有之系統(tǒng)中允許有多條PCI總線可以使用HOST橋與HOST總線相連，也可以使用PCI-PCI橋與PCI總線相連，從而擴(kuò)充整個(gè)系統(tǒng)的PCI總線負(fù)載能力⑶LEGACY總線可以是ISA、EISA這類性能較低的傳統(tǒng)總線，以便充分利用市場(chǎng)上豐富的適配器卡支持中、低速I/O設(shè)備2023/7/2894在PCI總線體系結(jié)構(gòu)中有三種橋HOST橋、PCI-PCI橋、PCI-LEGACY橋其中，HOST橋又是PCI總線控制器，含有中央仲裁器橋具有很重要的作用一方面連接兩條總線，使彼此之間相互通信另一方面又是一個(gè)總線轉(zhuǎn)換部件，可以把一條總線的地址空間映射到另一條總線的地址空間上從而使系統(tǒng)中任意一個(gè)總線主設(shè)備都能看到同樣的一份地址表2023/7/2895以橋連接實(shí)現(xiàn)的PCI總線結(jié)構(gòu)具有很好的擴(kuò)充性和兼容性，允許多條總線并行工作與處理器無關(guān)不論HOST總線上是單CPU還是多CPU，也不論CPU是什么型號(hào)，只要有相應(yīng)的HOST橋芯片（組），就可與PCI總線相連2023/7/2896PCI總線采用32/64位數(shù)據(jù)線和32位地址線使用同步時(shí)序協(xié)議，總線時(shí)鐘是方波信號(hào)，頻率是33/66MHz定義了5V和3.3V兩種工作電壓采用集中式仲裁方式每個(gè)PCI主設(shè)備都有獨(dú)立的REQ（總線請(qǐng)求）和GNT（總線授權(quán)）兩條信號(hào)線與中央仲裁器相連由中央仲裁器