第六章存儲器系統(tǒng)課件

第6章

存儲器系統(tǒng)本章主要知識點：1、存儲器的工作原理、讀/寫操作的基本過程；2、地址譯碼電路設計；3、8086存儲器的擴展設計方法本章學習的重點：1、存儲器的工作原理、讀/寫操作的基本過程2、RAM、ROM芯片的組成特點、工作過程、典型芯片的引腳信號、基本概念。3、8086與存儲器硬件電路的奇偶設計基本原理。4、存儲器的擴展電路設計原理

黃河科技學院計算機科學與技術教研室第6章存儲器系統(tǒng)本章主要知識點：黃河科技學院計算機科學與6.1存儲器概述問題的提出:CPU可以實現(xiàn)二進制算術運算,如要滿足更復雜的運算,參與運算的數(shù)據(jù)和運算的結果放到什么地方?完成運算的指令(程序),放到什么地方?某些數(shù)據(jù)需隨時存放或取出，某些數(shù)據(jù)又要求不能由于計算機的運行而改變，如何實現(xiàn)這個要求?解決的方法:給CPU配備必要的信息存儲設備—存儲器。存儲器就是用來存儲程序和數(shù)據(jù)的電子器件。黃河科技學院計算機科學與技術教研室6.1存儲器概述黃河科技學院計算機科學與技術教研室

6.1.1存儲器的分類1.按存儲介質(zhì)分類：半導體、磁表面和光表面存儲器。2.按讀/寫功能分類：只讀存儲器和隨機存取存儲器。3.按在微機系統(tǒng)中的作用分類：主存儲器（又稱內(nèi)存儲器，簡稱內(nèi)存）、輔助存儲器（又稱外存儲器，簡稱外存）和高速緩沖存儲器（Cache）。黃河科技學院計算機科學與技術教研室6.1.1存儲器的分類黃河科技學院計算機科學與技術教研室存儲器工作原理黃河科技學院計算機科學與技術教研室存儲器工作原理黃河科技學院計算機科學與技術教研室

6.1.2存儲器的常用性能指標

1.存儲容量存儲器芯片因為要適用于1位、4位、8位計算機的需要，其數(shù)據(jù)線也有1位、4位、8位之不同。例如，Intel2116為1位，2114為4位，6264為8位，所以在標定存儲器容量時，經(jīng)常同時標出存儲單元的數(shù)目和位數(shù)，因此有

存儲器芯片容量=單元數(shù)×數(shù)據(jù)線位數(shù)如Intel2114芯片容量為1K×4位/片，Intel6264為8K×8位/片。雖然微型計算機的字長已經(jīng)達到16位、32位甚至64位，但其內(nèi)存仍以一個字節(jié)為一個單元，不過在這種微機中，一次可同時對2、4、8個單元進行訪問。黃河科技學院計算機科學與技術教研室6.1.2存儲器的常用性能指標黃河科技學院計算機科學與技

2.存取速度

存儲器的存取速度可用存取時間和存取周期來衡量。（1）存取時間：指啟動一次存儲器操作到完成該操作所用的時間。具體來說是指從存儲器接收到地址到取出或存入數(shù)據(jù)為止所需的時間。（2）存取周期：指連續(xù)兩次獨立的存儲器操作最小時間間隔。存取周期略大于存取時間，其差別與存儲器的物理實現(xiàn)有關。3.價格

存儲器價格常用位價格來衡量。黃河科技學院計算機科學與技術教研室2.存取速度黃河科技學院計算機科學與技術教研6.1.3存儲系統(tǒng)的層次結構存儲器的層次結構問題的提出：目前的計算機系統(tǒng)，為什么要采用多種類型的存儲器？為什么存儲結構要采用分級體系結構？原因：目前存儲器的特點是：速度快的存儲器價格貴，容量??；而價格低的存儲器速度慢，容量大。而我們對計算機中的存儲裝置提出的要求是：速度快、容量大并且價格盡量低。所以，在計算機存儲器體系結構設計時，應當在存儲器容量，速度和價格方面的因素作折中考慮，建立了分層次的存儲器體系結構。黃河科技學院計算機科學與技術教研室6.1.3存儲系統(tǒng)的層次結構存儲器的層次結構原因：目前存CPU高速緩存主存儲器I/O控制電路輔助存儲器圖6-1存儲系統(tǒng)的層次結構黃河科技學院計算機科學與技術教研室CPU高速緩存主存儲器I/O控制電路輔助存儲器圖6-1存儲系6.1.4半導體存儲器的結構

現(xiàn)代微機的主存儲器普遍采用半導體存儲器，其特點是容量大、存取速度快、體積小、功耗低、集成度高以及價格便宜。靜態(tài)RAM動態(tài)RAM掩膜ROM可編程PROM光可擦除EPROM電可擦除EEPROM閃速存儲器隨機存取存儲器RAM只讀存儲器ROM半導體存儲器圖6-2半導體存儲器的分類黃河科技學院計算機科學與技術教研室6.1.4半導體存儲器的結構現(xiàn)代微機的主存儲器普

半導體存儲器一般由地址譯碼器、存儲矩陣、讀/寫控制邏輯和輸入/輸出控制電路等部分組成。1.地址譯碼器接收CPU發(fā)出的地址信號，產(chǎn)生地址譯碼信號，以便選中存儲矩陣中的某個存儲單元。（1）單譯碼 （2）雙譯碼2.存儲矩陣是能夠存儲二進制信息的基本存儲單元的集合。黃河科技學院計算機科學與技術教研室半導體存儲器一般由地址譯碼器、存儲矩陣、黃河科技3.讀/寫控制邏輯（CS/,OE,WE/等）4.輸入/輸出控制電路一般為三態(tài)雙向緩沖器結構，以便使系統(tǒng)中各存儲器芯片的數(shù)據(jù)輸入/輸出端能方便地掛接到系統(tǒng)數(shù)據(jù)總線中。黃河科技學院計算機科學與技術教研室3.讀/寫控制邏輯（CS/,OE,WE/等）黃河科技學院計算6.2隨機存取存儲器

隨機存取是指通過指令可隨機地對每個存儲單元進行訪問。隨機存取存儲器根據(jù)存儲原理分為靜態(tài)RAM和動態(tài)RAM。靜態(tài)RAM存放的信息在不斷電的情況下能長時間保留，狀態(tài)穩(wěn)定。動態(tài)RAM電路簡單，集成度高，但其保存內(nèi)容即使在不斷電的情況下隔一定時間也會自動消失，因此，要定時進行刷新。黃河科技學院計算機科學與技術教研室6.2隨機存取存儲器隨機存取是指通過指令可隨機地對每圖6.3六個MOS管組成的靜態(tài)RAM存儲電路6.2.1靜態(tài)RAM（SRAM)1.基本存儲電路B列選擇線T7T8I/OI/O黃河科技學院計算機科學與技術教研室圖6.3六個MOS管組成的靜態(tài)RAM存儲電路6.2.1靜優(yōu)點：（1）工作穩(wěn)定，不需外加刷新電路。 （2）訪問速度快。缺點：（1）由于基本存儲電路中所含晶體管較多，故集成度較低。 （2）功耗較大。 （3）斷電即失。 黃河科技學院計算機科學與技術教研室優(yōu)點：（1）工作穩(wěn)定，不需外加刷新電路。黃河科技學院計算機科2.SRAM的結構利用基本存儲電路排成陣列，再加上地址譯碼電路和讀/寫控制電路可構成隨機存取存儲器。參考教材P-149圖6-616×1SRAM原理圖常用典型SRAM芯片有6116、6264、62256、628128等。黃河科技學院計算機科學與技術教研室2.SRAM的結構利用基本存儲電路排成陣列I/OI/O數(shù)據(jù)線≥1≥1CSWE1SRAM基本讀寫電路黃河科技學院計算機科學與技術教研室I/OI/O數(shù)據(jù)線≥1≥1CSWE1SRAM基本讀寫電路黃河圖6-46116引腳RAM引腳功能:A0-A10:地址線D0-D7:數(shù)據(jù)線CS:片選,=0時該片被選中,與WE和OE組合,可以對地址線指定的地址單元進行讀/寫操作WE:寫允許.=0時,數(shù)據(jù)由總線寫入存儲器OE:讀允許.=0時,從存儲器讀出數(shù)據(jù)黃河科技學院計算機科學與技術教研室圖6-46116引腳RAM引腳功能:黃河科技學院計算機科圖6.5單管動態(tài)存儲器電路6.2.2動態(tài)RAM（DRAM）1.基本存儲電路黃河科技學院計算機科學與技術教研室圖6.5單管動態(tài)存儲器電路6.2.2動態(tài)RAM（DRAM2.DRAM的刷新DRAM利用電容存儲電荷原理來保存信息，但由于任何電容都存在漏電現(xiàn)象，因此，一段時間后會由于電容的漏電導致電荷流失，使保存的信息丟失。解決的辦法是“刷新”，即每隔一定時間（一般為2ms）就必須對DRAM進行讀出和再寫入操作，使原來處于邏輯電平“1”的電容上所釋放的電荷得到補充，而原來處于電平“0”的電容仍保持“0”，這個過程稱為DRAM的刷新。黃河科技學院計算機科學與技術教研室2.DRAM的刷新DRAM利用電容存儲電荷原刷新的特點：（1）刷新的地址通常是由刷新地址計數(shù)器產(chǎn)生，而不是由地址總線提供。（2）DRAM以行為單位進行刷新，不需要列地址。（3）刷新時片內(nèi)數(shù)據(jù)線和片外數(shù)據(jù)線完全隔離。黃河科技學院計算機科學與技術教研室刷新的特點：黃河科技學院計算機科學與技術教研室缺點：（1）工作不穩(wěn)定，需外加刷新電路 （2）因要放大，所以影響訪問速度優(yōu)點：（1）由于基本存儲電路中所含晶體管較少，故集成度較高。 （2）功耗較小。 （3）斷電即失黃河科技學院計算機科學與技術教研室缺點：（1）工作不穩(wěn)定，需外加刷新電路黃河科技學院計算機科學3.DRAM舉例參考教材P-151圖6-9Intel2164A的內(nèi)部結構。Intel2164A64K存儲體由4個128×128存儲矩陣組成，每個128×128存儲矩陣由7條行地址線和7條列地址線進行選擇，為了減少地址線引腳數(shù)目，DRAM地址線采用行地址和列地址分時工作，這樣對Intel2164A來說外部只需引出8條地址線即可。黃河科技學院計算機科學與技術教研室3.DRAM舉例參考教材P-151圖6-96.3只讀存儲器（ROM）只讀存儲器（失電后存儲的內(nèi)容不會丟失），常見的有五種類型：1）掩膜ROM：制造商可將用戶的程序在制造時生產(chǎn)在芯片里，數(shù)量較大時價格低。2）可編程PROM：由用戶在使用前一次性寫入信息，寫入后只能讀出，不能修改。3）光可擦除EPROM：可以在紫外燈的照射下將固化在芯片里的數(shù)據(jù)整體抹掉，在給定的電壓和設備下可重新將數(shù)據(jù)固化在芯片里。黃河科技學院計算機科學與技術教研室6.3只讀存儲器（ROM）只讀存儲器（失電后存儲4）電可擦除EEPROM：在給定的端口上加上電壓后可以任意修改存儲器某個單元和全部的內(nèi)容。5）閃速存儲器：黃河科技學院計算機科學與技術教研室黃河科技學院計算機科學與技術教研室只讀存儲器，CPU只能將存儲器中的數(shù)據(jù)通過數(shù)據(jù)線讀到CPU中，不能將數(shù)據(jù)寫入到存儲器中。工作原理和RAM基本相同，區(qū)別是不能把數(shù)據(jù)隨機寫入，寫入時需專門的電路才能實現(xiàn)把數(shù)據(jù)寫入。微處理器8086存儲器RAM存儲器ROMI/O接口外圍設備地址總線AB控制總線CB數(shù)據(jù)總線DB讀出的方向黃河科技學院計算機科學與技術教研室只讀存儲器，CPU只能將存儲器中的數(shù)據(jù)通過數(shù)據(jù)線讀到典型的只讀存儲器---EPROM圖6-62716引腳1．2716的引線2716是2K×8bit的EPROM芯片。A0～A10為11條地址線，芯片的容量為2K單元。D0～D7為8條數(shù)據(jù)，每個存貯單元存放一個字節(jié)。

CS為片選控制信號。

OE讀輸出允許信號。PGM為編程脈沖輸入端。Vpp編程電源A7

A6

A5

A4

A3

A2

A1

A0

D1D0D2GND

——

——

——

——

——

——

——

——

——

——

——

——

VCC

A8

A9

VPP

OE

A10

CS/PGM

124

223

322

421

520

619

718

817

916

1015

1114

1213

D7D6D5D4D3黃河科技學院計算機科學與技術教研室典型的只讀存儲器---EPROM圖6-62716引腳1．

圖6-72764引線圖

2764的引線2764是8K×8的EPROM芯片。A0～A12為13條地址線，芯片的容量為8K個單元。D0～D7為8條數(shù)據(jù)，每個存貯單元存放一個字節(jié)。CS為輸入信號。OE輸出允許信號。PGM為編程脈沖輸入端。Vpp編程電源(+25V)1234567891011141312VPPA12GND2827262524232221201918171615VCC(+5V)PGMNCOECSA7A6A5A4A3A2A1A0D0D1D2D3D4D5D6D7A10A11A9A8黃河科技學院計算機科學與技術教研室圖6-72764引線圖2764的引線1各種不同類型ROM的特點ROM在使用時，僅用于將其存貯的內(nèi)容讀出。其過程與RAM的讀出類似,即CPU送出要讀出的地址，然后通過地址譯碼使該電路的CS被選中，通過指令的類型使OE有效(低電平)，則在芯片的數(shù)據(jù)線上就可以輸出要讀出的數(shù)據(jù)。注意:RAM和ROM在設計是的區(qū)別是:ROM只使用讀出控制線,不用寫入控制。黃河科技學院計算機科學與技術教研室各種不同類型ROM的特點黃河科技學院計算機科學與技術教研室6.4存儲器的擴展與尋址存儲器的擴展目前生產(chǎn)的存儲芯片的容量有限，另外，在字長和位長與實際的存儲器都有一定的差距。存儲器芯片的外引線可分為：片選線數(shù)據(jù)線片內(nèi)地址線讀寫控制線所有的擴充方法連接情況一樣不同的擴充方法，連接情況不一樣黃河科技學院計算機科學與技術教研室6.4存儲器的擴展與尋址存儲器的擴展所有的擴充方法連接情況一假設存儲器芯片的容量為L×K；所需存儲器的總容量為M×N；擴充時所需存儲器芯片數(shù)目為：ML×NK黃河科技學院計算機科學與技術教研室假設存儲器芯片的容量為L×K；ML×NK黃河科技學院計算機科6.4.1位擴展原因：芯片中每個單元的位數(shù)不能滿足系統(tǒng)需求，需要在位向上進行擴展。方法：片選線合并，數(shù)據(jù)線分開例如：用2114（1K×4）組成1024×8位的RAM黃河科技學院計算機科學與技術教研室6.4.1位擴展原因：芯片中每個單元的位數(shù)不能滿足系統(tǒng)需求，兩片2114組成1K容量的電路CSWED0D7D3D4CSCSWEWEI/O1I/O2I/O3I/O4I/O1I/O2I/O3I/O4A0A9A0A9A0A9圖6-8位擴展示意圖黃河科技學院計算機科學與技術教研室兩片2114組成1K容量的電路CSWED0D7D3D4CSCCS/CS/A0A9A9D0～D4D0～D4D0～D7A0A9CS/圖6-9位擴展簡化示意圖黃河科技學院計算機科學與技術教研室CS/CS/A0A9A9D0～D4D0～D4D0～D7A0A6.4.2字擴展原因：芯片中每個單元的位數(shù)能滿足系統(tǒng)需求，但存儲容量不夠，需要在字向上進行擴展。方法：片選線分開，數(shù)據(jù)線合并例如：用16K×8的芯片組成64K×8的存儲器

黃河科技學院計算機科學與技術教研室6.4.2字擴展原因：芯片中每個單元的位數(shù)能滿足系統(tǒng)需求，但圖6-10字擴展示意圖黃河科技學院計算機科學與技術教研室圖6-10字擴展示意圖黃河科技學院計算機科學與技術教研室6.4.3字位擴展原因：芯片單元數(shù)和位數(shù)不能滿足存儲器的要求，要在字、位兩個方向上進行擴展。方法：先進行位擴展，再進行字擴展例如：用2114（1K×4）組成4K×8位的RAM黃河科技學院計算機科學與技術教研室6.4.3字位擴展原因：芯片單元數(shù)和位數(shù)不能滿足存儲器的要求CSCSCSCSD0-D3D4-D7A0-A9CS1CS4CS3CS2圖6-11字位擴展示意圖黃河科技學院計算機科學與技術教研室CSCSCSCSD0-D3D4-D7A0-A9CS1CS4C6.4.4存儲器的尋址問題的提出：計算機如何找到所需的工作單元？地址是唯一的，在多個存儲器芯片時，如何找到所需的地址芯片和唯一單元？解決的方法：利用地址譯碼電路來尋找指定的地址芯片和尋址的唯一地址。由上述存儲器電路引腳知:各種存儲器都有一個片選控制信號CS，該信號都為低電平有效。（微機中各種Ｉ／Ｏ節(jié)電路也有片選信號，而且都是低電平有效。黃河科技學院計算機科學與技術教研室6.4.4存儲器的尋址問題的提出：黃河科技學院計算機科學與技CPU給存儲器芯片編址的原則：以字節(jié)為單位，低選片（組）內(nèi)，高選片（組）片選的方法：（１）全譯碼法（全部都參與）（２）線性譯碼法（一根選一片）（３）局部譯碼法（部分參與）下面以8088CPU為用2114（1K×4）組成4K×8位的RAM編址過程為例說明三種片選的優(yōu)缺點。（片內(nèi)地址線10根，片選線4根）。黃河科技學院計算機科學與技術教研室CPU給存儲器芯片編址的原則：黃河科技學院計算機科學與技術教1、線選法：第一組的片選信號（CS1/）和A10相連；第二組的片選信號（CS2/）和A11相連；第三組的片選信號（CS3/）和A12相連；第四組的片選信號（CS4/）和A13相連；其余地址線（A14～A19）不參與尋址。優(yōu)點：電路簡單缺點：1、地址不連續(xù) 2、地址重復 3、擴充受影響黃河科技學院計算機科學與技術教研室1、線選法：黃河科技學院計算機科學與技術教研室2、全譯碼法：除了片內(nèi)尋址的A0～A9外，剩余10根地址線全部參與譯碼，需要一個10：1024的譯碼器，從1024根輸出線中選擇4根和片選信號線相連。缺點：電路復雜優(yōu)點：1、地址連續(xù) 2、地址不重復，唯一 3、易進行擴充黃河科技學院計算機科學與技術教研室2、全譯碼法：黃河科技學院計算機科學與技術教研室3、局部譯碼法：線選法和全譯碼法的結合，部分參與譯碼（低位），部分任意（高位）。黃河科技學院計算機科學與技術教研室3、局部譯碼法：黃河科技學院計算機科學與技術教研室常用存儲器地址譯碼電路圖6-1274LS138引腳圖74LS138可用來作為存儲器的譯碼電路。也稱為3:8譯碼器G2A、G2B、G1為控制信號(IN)Ａ、Ｂ、Ｃ為８輸出選擇信號線(IN)Y0-Y7是輸出信號線(OUT)黃河科技學院計算機科學與技術教研室常用存儲器地址譯碼電路圖6-1274LS138引腳圖7G2A

G2BG1CBAY7～Y0有效輸出00100011111110YO=0，其余=100100111111101Y1=0，其余=100101011111011Y2=0，其余=100101111110111Y3=0，其余=100110011101111Y4=0，其余=100110111011111Y5=0，其余=100111010111111Y6=0，其余=100111101111111Y7=0，其余=1其它值XXX11111111無效表6-174LS138的真值表譯碼電路的特性：1）每次只能有一位為低電平，其余都為高電平；2）A、B、C三位輸入決定了8種輸出選擇；3）輸出狀態(tài)由A、B、C、G1、G2A、G2B的邏輯組合而決定；必須的條件C、B、A的狀態(tài)決定那位輸出為低黃河科技學院計算機科學與技術教研室G2AG2BG1CBAY7～Y0有效輸出0

譯碼電路的應用舉例G2BG2AG1ABCY0Y1Y2Y3Y4Y5Y6Y7M/IOA15A14A13A16＆A19A18A17G2AG1CBAA19~17A16A15A14A13A12--A00~01000X~~~XY0=00~01001X~~~XY1=00~01010X~~~XY2=00~01011X~~~XY3=00~01100X~~~XY4=00~01101X~~~XY5=00~01110X~~~XY6=00~01111X~~~XY7=0黃河科技學院計算機科學與技術教研室譯碼電路的應用舉例G2BG2AG1ABCY0Y1Y2Y3YG2AG1CBAA19~17A16A15A14A13A12A11----A8A7--A4A3---A00~0100000~~~00~~00~~~0Y0=00~0100011~~~11~~11~~~10~0100100~~~00~~00~~~0Y1=00~0101111~~~11~~11~~~1

Y0=010000H~11FFFH8KY1=012000H~13FFFH

8K譯碼后的地址算法Y0=010000H~11FFFH8KY1=012000H~13FFFH

8KY2=014000H~15FFFH

8KY3=016000H~17FFFH

8KY4=018000H~19FFFH

8KY5=01A000H~1BFFFH

8KY6=01C000H~1DFFFH

8KY7=01E000H~1FFFFH

8K所有存儲器為8K黃河科技學院計算機科學與技術教研室G2AG1CB74LS138通過對G1、G2A、G2B、C、B、A與地址線A0-A19的不同連接組合，可譯出任何希望的地址范圍，譯碼的輸出地址范圍要根據(jù)所用存儲器的容量確定。在上例中，如果將A16經(jīng)過一個非門后與G1相連，則所有的輸出地址范圍就變?yōu)椋篩0=000000H~01FFFH8KY1=002000H~03FFFH

8KY2=004000H~05FFFH

8KY3=006000H~07FFFH

8KY4=008000H~09FFFH

8KY5=00A000H~0BFFFH

8KY6=00C000H~0DFFFH

8KY7=00E000H~0FFFFH

8K黃河科技