基于Atlas的MFIS結構器件電學性能模擬

基于基于Atlas的MFIS結構器件電學性能模擬摘要利用Atlas器件模擬軟件，對MFIS結構器件的CV特性及記憶窗口進行模擬。討論了應用電壓、絕緣層厚度及絕緣層材料等因素對MFIS結構器件記憶能力及穩(wěn)定性的影響，為MFIS結構器件的設計和性能提高提供了參考。近年來，由具有金屬-鐵電-絕緣層-半導體(MFIS)結構的鐵電場效應晶體管(FeFET)組成的鐵電存儲器，以其非破壞性讀出、存儲密度高等優(yōu)點，成為最具潛力的下一代非揮發(fā)性存儲器件之一。MFIS結構作為FeFET的核心部件，其電學性能將影響到鐵電存儲器的存儲能力和穩(wěn)定性。在已有的研究中，研究者一方面采用實驗方法研究MFIS結構器件的電學性能，另一方面試圖從理論上對器件的電學性能進行研究。本文將利用Silvaco公司的Atlas器件模擬軟件，結合Miller等人的鐵電極化模型及電荷薄片模型，對MFIS結構器件的CV特性及記憶窗口進行模擬，討論應用電壓、絕緣層厚度及材料對MFIS結構器件的影響，探討提高MFIS結構器件性能的有效途徑。1MFIS器件結構MFIS結構是在傳統(tǒng)MOS電容器的基礎上，在金屬電極和絕緣層之間增加具有極化行為的鐵電材料，利用鐵電層的極化行為進行二進制數據存儲。圖1為典型MFIS結構及其等效電路，鐵電層厚度為df，絕緣層厚度為di。理想情況下，不考慮各層之間的界面捕獲電荷、界面態(tài)及各層內部空間電荷和雜質的影響。電容器的上電極為肖特基接觸，下電極為歐姆接觸?；撞捎镁鶆驌诫s的p型硅，厚度達到要求。33.1應用電壓對MFIS結構器件的影響MeLalElpclrofh“ferrcdectric,fLayerJInsulatorLayer(~zp-typedopingSiliconSthstratd圖1MFIS骷構器件般L型2模擬方法Silvaco公司的器件模擬軟件Atlas,可以對二維和三維模式下半導體器件的直流、交流及時域響應等進行仿真和分析。為考慮MFIS結構器件中鐵電層計劃行為的飽和狀態(tài)及非飽和狀態(tài)，Miller等人提出的鐵電極化模型被改進。在Model語句中引入兩種狀下的極化模型Ferro和Unsat.Ferro,器件的相關參數在Material語句中進行設置。由于MFIS結構器件在實際應用中多工作于高頻狀態(tài)，需要設置Ferro模型中Fer-roDamp參數為1?？紤]到鐵電薄膜、半導體基底及金屬電極之間的功函數關系，MFIS結構的上電極和下電極分別被設定為肖特基接觸和歐姆接觸。鐵電層采用BNT鐵電薄膜，厚度為200nm,其參數可以由文獻中得到，具體參數如表1所示。表】MF嶼培構器件參數PaianieterDdlnitinnValufRriiinatitpaliirijjtion26p,C7pnrSponta11^ou?polajizatcQn32jjlC/ctn~Ctrrriveiielfl60kV/cinDiplprtrkccnstant川fiprroM白廣江川Iavfr3506ThiiknessMferrwleeuielayer2DQ3結果與討論

應用電壓的大小不僅能影響鐵電存儲器的存儲能力及穩(wěn)定性，還會影響到其與半導體集成電路的兼容性。圖2中給出了不同應用電壓下MFIS器件的CV特性及記憶窗口。絕緣層為CeO2,應用電壓從2V增加到5V。由圖中可以看出，由于鐵電層的極化行為，MFIS器件的CV曲線在不同的掃描電壓方向上出現平移，呈現順時針的回線狀，并且其寬度隨應用電壓的增加逐漸變寬。MFIS器件的記憶窗口隨應用電壓的增加而逐漸增大，并在8V時達到飽和。記憶窗口的大小直接影響著MFIS器件的穩(wěn)定性。在較小的記憶窗口下，存儲器的和兩個邏輯態(tài)容易出現混淆，導致數據存取失敗，因此適當增加應用電壓，有利于提高MFIS器件的存儲穩(wěn)定性。L.6QK-014I.4QE-0141.2QE-014盹旬14&S.O&K-015衛(wèi)ti.OOE-0154.0QE-0152.0QE-OJ50.00^+000I.4QE-0141.2QE-014盹旬14&S.O&K-015衛(wèi)ti.OOE-0154.0QE-0152.0QE-OJ50.00^+000av6\圖2不同應用電壓下MHS器件的C-F及記憶窗口33.2絕緣層厚度對MFIS結構器件的影響MFIS器件絕緣層的厚度會影響到MFIS結構的性能。圖3中給出了不同絕緣層厚度下MFIS器件的CV特性及記憶窗口。器件的應用電壓為5V,絕緣層采用CeO2,厚度從1nm增加到5nm。從圖中可以看出，在一定的應用電壓下，MFIS器件的CV曲線隨絕緣層厚度的增加變窄，記憶窗口隨之減小，這與文獻中報道的絕緣層厚度對MFIS器件電學性能的影響一致。這可以由加在鐵電層上的有效電場進行解釋。鐵電層上的有效電場Ef為其中，CG為應用電壓；和為鐵電層和絕緣層的相對介電常數。顯然，鐵電層上的有效電場隨著絕緣層厚度的增加而減小，從而導致鐵電層逐漸遠離飽和狀態(tài)，使得電容器的記憶窗口減小。1.4QE-QI41.20E34].00￡?Ul46ME7I54OOE『OI52.QQE-Q150.00EF加-3 -2 -1D] 2 3電壓八F圖3 不同絕緣層厚度下MKIS器件的F及記憶窗口3.3絕緣層材料對MFIS結構器件的影響由式(1)可以看出，具有高介電常數的絕緣層，能夠使分配在鐵電層上的有效電場增加，從而使鐵電層趨于飽和，產生一個較大的記憶窗口。為研究不同絕緣層材料對MFIS器件相關性能的影響，利用Arias軟件對采用SiO2、Si3N4、Y2O3、HfO2及CeO2作為絕緣層的MFIS器件的CV特性及記憶窗口進行了模擬和分析。圖4給出了在5V的應用電壓下，分別采用不同絕緣層材料時MFIS器件的CV特性及記憶窗口。從圖中可以看出，MFIS器件的CV曲線隨絕緣層介電常數的增加逐漸變寬，其記憶窗口從0.36V增大到1.09V,并逐漸趨于飽和。

L6E-14I.4E-14I.2E-14L0E-1+. I：-15$缶OE—154,0*152.0E-I5O.OE-OO電壓/V圖4不同絕獐層材料MFJS器件的C-V群性及汜憶窗口.ma圖5為不同絕緣層材料時MFIS器件的記憶窗口隨應用電壓的變化。從圖中可以看出，高介電常數為絕緣層jf，MFIS器件的記憶窗口在7V時達到飽和，而低介電常數為絕緣層時，記憶窗口在15V時仍未達到飽和。這意味著在一定厚度下，高介電常數的絕緣層能夠使MFIS器件的記憶窗口在一個較低的應用電壓下達到飽和，從而減小工作電壓，使得其與現代集成電路設計工藝相兼容。.ma4結束語利用器件模擬軟件Arias,結合飽和狀態(tài)及非飽和狀態(tài)下的鐵電極化模型，研究了應用電壓、絕緣層厚度及材料對MFIS器件的CV特性及記憶窗口的影響。