半導(dǎo)體設(shè)備行業(yè)分析研究

半導(dǎo)體設(shè)備行業(yè)分析研究封裝測試：半導(dǎo)體制造的“把關(guān)人”封裝測試是半導(dǎo)體產(chǎn)業(yè)鏈的重要組成部分，在產(chǎn)業(yè)鏈環(huán)節(jié)中主要進行已制作完成的集成電路裸晶圓的封裝與檢測工作，包含封裝與測試兩個主要環(huán)節(jié)，是集成電路制造的后道工序。其中，封裝主要是將芯片進行內(nèi)外電氣連接以及為芯片提供外部物理保護，測試則主要針對晶圓和成品芯片進行各項參數(shù)的檢測，最終為客戶提供完整的、可銷售的芯片成品。具體而言，封裝主要是將生產(chǎn)出來的合格晶圓進行切割、焊線、塑封，使芯片電路與外部器件實現(xiàn)電氣連接，為芯片提供機械物理保護。封裝有著安放、固定、密封、保護芯片和增強電熱性能的作用，可以減少空氣中的微粒等外部環(huán)境對裸芯片電氣性能的影響；此外，通過將芯片上的接點用導(dǎo)線連接到封測外殼的引腳上，這些引腳又通過印制板上的導(dǎo)線與其他器件建立連接，實現(xiàn)內(nèi)部芯片與外部電路的連接。經(jīng)過封裝的芯片可以在更高的溫度環(huán)境下工作，抵御物理損害與化學腐蝕，帶來更佳的性能表現(xiàn)與耐用度，同時也更便于運輸和安裝。測試主要分為晶圓測試（CP）、最終測試（FT），是節(jié)約成本、驗證設(shè)計、監(jiān)控生產(chǎn)、保證質(zhì)量、分析失效以及指導(dǎo)應(yīng)用的重要手段：CP測試：由于工藝原因會引入各種制造缺陷，導(dǎo)致晶圓上的裸Die中會有一定量的殘次品，CP測試的目的就是在封裝前把封裝好的芯片放在各種環(huán)境下，通過探針與芯片上的焊盤接觸，測試其電氣特性（如運行速度、功耗、頻率等），標記出不合格的芯片，把正常工作的芯片按照電氣特性分為不同的級別，縮減后續(xù)封測的成本，常應(yīng)用于功能測試與性能測試中；FT測試：亦即封裝后成品測試，是芯片出廠前的最后一道檢測。在CP測試結(jié)束后，會對晶圓進行切割，將完好且合格的芯片進行封裝，過程中可能會引入新的缺陷（如鍵合誤差、封裝材料質(zhì)量問題），因此在芯片完成封裝后需要對其進行FT測試才能最終發(fā)貨。封裝和測試是集成電路中的重要組成部分，半導(dǎo)體封裝測試的市場規(guī)模在全球半導(dǎo)體市場中約占10%~15%。據(jù)WSTS，在5G、新能源、HPC等多種需求驅(qū)動下，2022年全球半導(dǎo)體市場規(guī)模在經(jīng)歷了2021年的高度缺芯后仍保持了4.40%的增長，整體市場規(guī)模達5801.26億美元。雖然由于周期變化的原因，2023年整體半導(dǎo)體市場有一定壓力，但未來隨著云計算、大數(shù)據(jù)、元宇宙、可穿戴設(shè)備等新興市場和應(yīng)用的快速增長，全球半導(dǎo)體市場規(guī)模有望繼續(xù)保持較高的增長水平。而全球半導(dǎo)體封裝測試的市場規(guī)模約占全球半導(dǎo)體市場規(guī)模的10%~15%，未來有望受益于半導(dǎo)體行業(yè)的整體成長而保持穩(wěn)定增長。我國封測產(chǎn)業(yè)有望保持高于全球平均水平的速度增長。一方面在半導(dǎo)體產(chǎn)品的滲透率和覆蓋范圍不斷加大的驅(qū)動下，據(jù)匯成股份招股說明書，全球半導(dǎo)體封裝測試市場行業(yè)銷售額從2016年的510.00億美元保持平穩(wěn)增長至2020年的594.00億美元，預(yù)計2025年有望達到722.70億美元；其中，我國大陸的半導(dǎo)體封裝測試市場規(guī)模整體增速高于全球，2016~2020年間復(fù)合增速達12.54%，預(yù)計2021~2025年間仍將保持7.50%的復(fù)合增速。技術(shù)驅(qū)動專業(yè)化分工，先進封測打開高增通道封裝技術(shù)縱向發(fā)展，先進封裝壘高行業(yè)門檻半導(dǎo)體封裝主要基于鍵合架構(gòu)和基板材質(zhì)進行分類，如傳統(tǒng)封裝中WB封裝就是引線鍵合+IC基板的形式，若無IC基板則為COB，有IC基板+倒裝則為FC類封裝。從DIP、SOP、QFP、PGA、BGA到CSP再到SIP，半導(dǎo)體封裝技術(shù)的核心技術(shù)指標如引腳數(shù)量、通信速度、穩(wěn)定性和可靠性等，一代比一代先進，進入到二維向三維發(fā)展的技術(shù)通道中。封裝技術(shù)有著較為明確的代際變化，其中先進封裝技術(shù)與傳統(tǒng)封裝技術(shù)主要以是否采用焊線（即引線焊接）來區(qū)分。傳統(tǒng)封裝一般利用引線框架作為載體，采用引線鍵合互連的形式進行封裝，即通過引出金屬線實現(xiàn)芯片與外部電子元器件的電氣連接；傳統(tǒng)封裝主要是將晶圓切割為晶粒（Die）后，使晶粒貼合到相應(yīng)的基板架的小島（LeadframePad）上，再利用導(dǎo)線將晶片的接合焊盤與基板的引腳相連（WireBond），實現(xiàn)電氣連接，最后用外殼加以保護（Mold，或Encapsulation），典型封裝方式有DIP、SOP、TSOP、QFP等。而先進封裝主要是采用倒裝等鍵合互連的方式來實現(xiàn)電氣連接，主要包含倒裝（FlipChip），凸塊（Bumping），晶圓級封裝（Waferlevelpackage，WLP），2.5D封裝（interposer，RDL等），3D封裝（TSV）等封裝技術(shù)。實際上先進封裝主要的“干系”技術(shù)主要為WLP、2.5D封裝和3D封裝，但由于客戶的需求多元化、定制化的快速發(fā)展，近年來如臺積電的InFO、CoWoS，日月光的FoCoS，Amkor的SLIM、SWIFT等細分技術(shù)不斷涌現(xiàn)。圍繞芯片的體積和性能的效率提升，封裝技術(shù)經(jīng)歷了三次重大變革，目前正處于第四、第五階段的關(guān)鍵升級時期。半導(dǎo)體封裝的三次重大革新分別為：第一次是在20世紀80年代從引腳插入式封裝到表面貼片封裝，它極大地提高了印刷電路板上的組裝密度；第二次是在20世紀90年代球型矩陣封裝的出現(xiàn)，滿足了市場對高引腳的需求，改善了半導(dǎo)體器件的性能；芯片級封裝、系統(tǒng)封裝等是現(xiàn)在第三次革新的產(chǎn)物，其目的就是將封裝面積減到最小。封裝技術(shù)升級的三個核心方向：元件→系統(tǒng)，單芯片→多芯片，平面→立體。從XY軸向Z軸發(fā)展的過程中，半導(dǎo)體產(chǎn)品出現(xiàn)了系統(tǒng)級封裝（SiP）等新的封裝方式，從技術(shù)實現(xiàn)方法出現(xiàn)了倒裝（FlipChip），凸塊（Bumping），晶圓級封裝（Waferlevelpackage），2.5D封裝（interposer，RDL等），3D封裝（TSV）等先進封裝技術(shù)，如臺積電為客戶提供的Chiplet封裝技術(shù)CoWoS就是基于2.5D封裝體系內(nèi)interposer的技術(shù)，在硅中介層上刻蝕μm級wire和TSV通孔。目前，全球封裝行業(yè)的主流技術(shù)處于以CSP、BGA為主的第三階段，并向以倒裝封裝（FC）、凸塊制造（Bumping）、系統(tǒng)級封裝（SiP）、系統(tǒng)級單芯片封裝（SoC）、晶圓級系統(tǒng)封裝-硅通孔（TSV）為代表的第四階段和第五階段封裝技術(shù)邁進。先進封裝技術(shù)通過以點帶線的方式實現(xiàn)電氣互聯(lián)，實現(xiàn)更高密度的集成，大大減小了對面積的浪費，使得芯片成品可以實現(xiàn)更小的體積、更高的良率、更好的散熱和更高的集成度的目標，近年來市場規(guī)模和應(yīng)用快速擴大，據(jù)Yole，2021年，全球先進封裝市場規(guī)模超300億美元，預(yù)計2027年可達近600億美元。高端封裝（High-End）更加受益于整體通信和AI算力體系對于體積和散熱的要求提升，5G技術(shù)普及增加了高端封裝需求，5G芯片組較依賴先進封裝技術(shù)，來實現(xiàn)高性能、小尺寸和低功耗。同時由于AI芯片組需要運算速度更快的內(nèi)核、更小巧的外形以及高能效，AI市場的不斷擴張推動先進封裝行業(yè)的增長。據(jù)Yole統(tǒng)計，2021年全球高端封裝市場規(guī)模達27.38億美元，其中手機&消費、通信&電信基礎(chǔ)設(shè)施分別為6.10、21.20億美元，預(yù)計2027有望分別增長至22.79、54.38億美元，2021~2027E的復(fù)合增速可達25%、17%。先進封裝已經(jīng)成為兵家必爭之地，代工廠、IDM、封測廠持續(xù)加大投入，已陸續(xù)完成部分核心技術(shù)的布局，晶圓廠和IDM陣營以硅片加工實現(xiàn)互聯(lián)為主，可提供更高速的連接和更好的拓展性，如臺積電的CoWoS、Intel的EMIB；封裝廠陣營則努力減少硅片加工需求，提出更有廉價、更有性價比的方案，如日月光的FOSoC、長電的FDSOI等，晶圓與封裝的互相滲透實際促成了更緊密的合作。測試服務(wù)定制化升級，專業(yè)化分工新業(yè)態(tài)已成半導(dǎo)體測試是半導(dǎo)體質(zhì)量控制的重要環(huán)節(jié)，對于芯片制造而言，有缺陷的芯片能發(fā)現(xiàn)的越早越好。在芯片領(lǐng)域有個十倍定律，從設(shè)計→制造→封裝測試→系統(tǒng)級應(yīng)用，每晚發(fā)現(xiàn)一個環(huán)節(jié)，芯片公司付出的成本將增加十倍。芯片測試分兩個階段，一個是CP（ChipProbing）測試，也就是晶圓（Wafer）測試，另外一個是FT（FinalTest）測試，也就是把芯片封裝好再進行的測試。晶圓測試（CP）可以在芯片封裝前把壞的芯片揀選出來，以減少封裝和后續(xù)測試的成本，成品測試（FT）則是在芯片封裝后按照測試規(guī)范對電路成品進行全面的電路性能檢測以挑選出合格的成品芯片交付給下游用戶。半導(dǎo)體產(chǎn)品開發(fā)的成功與失敗、產(chǎn)品生產(chǎn)的合格與不合格、產(chǎn)品應(yīng)用的優(yōu)秀與不良均需要驗證與測試，同時工藝改進和良率提升同樣需要測試環(huán)節(jié)反饋的指標參數(shù)的支持。晶圓測試（ChipProbing，簡稱CP）：是指通過探針臺和測試機的配合使用，對晶圓上的裸芯片進行功能和電參數(shù)測試，測試項目通常包括電壓、電流、時序和功能的驗證?？梢杂脕頇z測晶圓廠制造的工藝水平。晶圓制作完成之后，由于尚未進行劃片封裝，芯片的管腳全部裸露在外，這些極微小的管腳需要通過更細的探針臺來與測試機臺連接。CP的難點是如何在最短的時間內(nèi)挑出壞的裸die。晶圓測試過程：探針臺將晶圓逐片自動傳送至測試位置，芯片的端點通過探針、專用連接線與測試機的功能模塊進行連接，測試機對芯片施加輸入信號并采集輸出信號，判斷芯片功能和性能是否達到設(shè)計規(guī)范要求。測試結(jié)果通過通信接口傳送給探針臺，探針臺據(jù)此對芯片進行打點標記，形成晶圓的Mapping，即晶圓的電性測試結(jié)果，并在切割后進行篩選。成品測試（FinalTest，簡稱FT）：是指通過分選機和測試機的配合使用，對封裝完成后的芯片進行功能和電參數(shù)測試。分選機將被測芯片逐個自動傳送至測試工位，被測芯片的引腳通過測試工位上的基座、專用連接線與測試機的功能模塊進行連接，測試機對芯片施加輸入信號并采集輸出信號，判斷芯片功能和性能是否達到設(shè)計規(guī)范要求。測試結(jié)果通過通信接口傳送給分選機，分選機據(jù)此對被測芯片進行標記、分選、收料或編帶。芯片成品測試系統(tǒng)通常由測試機、分選機、測試座組成。FT測試一般分為ATE（AutomaticTestEquipment）測試和SLT（SystemLevelTest）測試，需要Tester（ATE）+Handler+Socket，要完成FT測試則需要軟硬件條件同時具備。除封測廠自身的測試服務(wù)外，第三方測試服務(wù)已逐步成為半導(dǎo)體封裝測試的重要補充，也是專業(yè)化分工持續(xù)深化的表現(xiàn)。20世紀90年代電子產(chǎn)品主要是家電、玩具、鐘表等，所需芯片主要以COB封裝為主，對品質(zhì)的要求相對較低，IDM廠、封測廠可直接完成相應(yīng)測試；隨著電子終端品在21世紀以來逐漸向手機、數(shù)碼類產(chǎn)品發(fā)展，其所需芯片制程也不斷提升，無論是晶圓制造還是封裝環(huán)節(jié)對于良品率的提升難度持續(xù)增加，需要進一步用更高精度和更高效率（如自動化測試）的測試來實現(xiàn)工藝改進和良率控制，半導(dǎo)體市場第三方獨立測試商逐步發(fā)展起來，本質(zhì)上是半導(dǎo)體行業(yè)持續(xù)進行專業(yè)化分工的表現(xiàn)。專業(yè)測試市場需求持續(xù)擴大。據(jù)偉測科技招股說明書，集成電路測試成本約占設(shè)計營收的6%-8%，2021年中國大陸的測試服務(wù)市場規(guī)模約為300億元，全球的市場規(guī)模為892億元。2025年，預(yù)期全球測試服務(wù)市場將達到1094億元，其中，中國測試服務(wù)市場將達到550億元，占比50.3%。先進制程+先進封裝對于良率的挑戰(zhàn)進一步擴大了高端測試服務(wù)的需求。隨著物聯(lián)網(wǎng)、云計算、人工智能、新能源汽車等領(lǐng)域新型應(yīng)用終端的涌現(xiàn)，對低功耗、低成本、小尺寸芯片的需求大大上升，高性能SoC以及采用SiP封裝工藝的芯片逐漸成為市場主流。以SoC為例，SoC通過嵌入中央處理器、存儲器以及外圍電路等達到高效集成的性能表現(xiàn)。高端SoC的結(jié)構(gòu)極其復(fù)雜，必須針對性的開發(fā)測試方案，驗證各個功能的有效性，隨著單顆SoC芯片的價值量越來越高，為之配套的測試服務(wù)的重要性越發(fā)突出，測試難度大幅上升，測試時間也越來越長，有望提高測試費用在總成本中的比例。先進封測正在進行中的時代變革：Chiplet全球競逐先進封裝行業(yè)，半導(dǎo)體行業(yè)迎來新變革。摩爾定律自從7nm工藝節(jié)點以后發(fā)展速度逐步放緩，如何突破限制繼續(xù)推進芯片性能提升、成本降低成為了半導(dǎo)體行業(yè)技術(shù)發(fā)展的核心關(guān)注點，當前各項技術(shù)中Chiplet、2.5D/3D先進封裝已逐步成熟，部分龍頭已采用Chiplet+先進封裝的形式推進產(chǎn)品技術(shù)迭代。在先進封裝領(lǐng)域，有兩條由應(yīng)用驅(qū)動的技術(shù)路徑。其主要目標之一是提升互聯(lián)密度，從而解決芯片之間的通信帶寬，代表產(chǎn)品是基于2.5D/3D高級封裝的HBMDRAM接口標準，使用HBM可以將DRAM和處理器（CPU，GPU以及其他ASIC）之間的通信帶寬大大提升，從而緩解這些處理器的內(nèi)存墻問題。目前，HBM已經(jīng)成為高端GPU的標配，同時也應(yīng)用于部分針對云端處理的AI芯片（例如谷歌的TPU）中。除此之外，另一條技術(shù)路徑是Chiplet，即在封裝系統(tǒng)里面不再使用少量的大芯片做集成，而是改用數(shù)量更多但是尺寸更小的芯片粒（Chiplet）作為基本單位。Chiplet（芯粒）是一種可平衡計算性能與成本，提高設(shè)計靈活度，且提升IP模塊經(jīng)濟性和復(fù)用性的新技術(shù)之一。Chiplet實現(xiàn)原理如同搭積木一樣，把一些預(yù)先在工藝線上生產(chǎn)好的實現(xiàn)特定功能的芯片裸片，再將這些模塊化的小芯片（裸片）互連起來，通過先進的集成技術(shù)（如3D集成等）集成封裝在一起，從而形成一個異構(gòu)集成系統(tǒng)芯片。Chiplet技術(shù)是一種通過總線和先進封裝技術(shù)實現(xiàn)異質(zhì)集成的封裝形式。Chiplet封裝帶來的是對傳統(tǒng)片上系統(tǒng)集成模式的革新，主要表現(xiàn)在：（1）良率提升：降低單片晶圓集成工藝良率風險，達到成本可控，有設(shè)計彈性，可實現(xiàn)芯片定制化；（2）Chiplet將大尺寸的多核心的設(shè)計，分散到較小的小芯片，更能滿足現(xiàn)今高效能運算處理器的需求；（3）彈性的設(shè)計方式不僅提升靈活性，且可實現(xiàn)包括模塊組裝、芯片網(wǎng)絡(luò)、異構(gòu)系統(tǒng)與元件集成四個方面的功能，從而進一步降低成本（例如某些對于邏輯性能需求不高的模組可以使用成熟工藝）并提升性能?；谛⌒酒拿娣e優(yōu)勢，Chiplet可以大幅提高大型芯片的良率。目前在高性能計算、AI等方面的巨大運算需求，推動了邏輯芯片內(nèi)的運算核心數(shù)量快速上升，與此同時，配套的SRAM容量、I/O數(shù)量也在大幅提升，使得整個芯片不僅晶體管數(shù)量暴漲，芯片的面積也不斷增大。通過Chiplet設(shè)計將大芯片分成更小的芯片可以有效改善良率，同時也能夠降低因為不良率而導(dǎo)致的成本增加，多芯片集成在越先進工藝下(如5nm)越具有顯著的優(yōu)勢，因為在800mm2面積的單片系統(tǒng)中，硅片缺陷導(dǎo)致的額外成本占總制造成本的50%以上?；谛酒M成的靈活性，Chiplet能降低芯片制造的成本。一顆SoC包含不同的計算單元，同時也有SRAM、各種I/O接口、模擬或數(shù)模混合元件，其中邏輯計算單元通常依賴于先進制程提升性能，其他部分對于制程工藝的要求并不高，有些即使采用成熟工藝，也能夠發(fā)揮很好的性能。因此，將SoC進行Chiplet化之后，不同的芯?？梢愿鶕?jù)需要來選擇合適的工藝制程分開制造，然后再通過先進封裝技術(shù)進行組裝，不需要全部都采用先進的制程在一塊晶圓上進行一體化制造，這樣可以極大的降低芯片的制造成本。目前可應(yīng)用于Chiplet的封裝解決方案主要是SIP、2.5D和3D封裝。其中，2.5D封裝技術(shù)發(fā)展已經(jīng)非常成熟，并且已經(jīng)廣泛應(yīng)用于FPGA、CPU、GPU等芯片當中，近年來，隨著Chiplet架構(gòu)的興起，2.5D封裝也成為了Chipet架構(gòu)產(chǎn)品主要的封裝解決方案。其最大特色是采用Interposer(中介層)做為整合媒介，主要作為放置于其上的小芯片間的通訊互聯(lián)，以及芯片們與載板間的聯(lián)結(jié)。2.5D封裝讓芯片的互聯(lián)變得更加高效，使得不同用途的芯片可以在使用不同節(jié)點的制程制造后進行集成，大幅降低設(shè)計難度和加工成本、提高芯片良率，同時在制程迭代進度趨緩的背景下讓摩爾定律的延續(xù)成為可能。此外，為了節(jié)省芯片面積，封裝也將在此基礎(chǔ)上，從2D/2.5D轉(zhuǎn)向3D堆疊。從研發(fā)的角度來看，由于不同技術(shù)節(jié)點的IP核遷移時間成本較高，而利用Chiplet技術(shù)可以只迭代一個芯片模組中的部分核心，從而達到在時間和資金層面節(jié)約研發(fā)成本的目的。此外，還有HD-FO(HighdensityFan-out)封裝技術(shù)，目前雖仍僅應(yīng)用在較基礎(chǔ)的異質(zhì)元件整合(如邏輯IC與HBM的整合)，但隨技術(shù)持續(xù)進步搭配其低成本優(yōu)勢，未來可能有機會進一步成為Chiplet采用者的另一封裝選擇。3D封裝能夠幫助實現(xiàn)3DIC，即芯粒間的堆疊和高密度互聯(lián)，可以提供更為靈活的設(shè)計選擇。但是，3D封裝的技術(shù)難度也更高，目前主要英特爾和臺積電掌握3D封裝技術(shù)并實現(xiàn)商用。隨著Chiplet應(yīng)用的快速推廣，封測行業(yè)的技術(shù)和資本壁壘將得到提高，高端先進封裝或?qū)⒓杏谏贁?shù)OSAT龍頭及臺積電、英特爾等提供封裝服務(wù)的晶圓廠。過去，封測行業(yè)在集成電路產(chǎn)業(yè)鏈的下游，毛利率和競爭壁壘均低于上游環(huán)節(jié)。未來，Chiplet所帶動的2.5D封裝/3D堆疊技術(shù)含量或?qū)⑦h高于傳統(tǒng)封裝，先進封裝的毛利率或?qū)⒊^40%，高盈利能力又將進一步賦能企業(yè)提高研發(fā)及資本投入強度，進而形成強者恒強的局面；因此，我們判斷，高端先進封裝市場或?qū)⒓杏趲准曳鉁y龍頭及晶圓廠。Chiplet融合了晶圓廠部分中后道技術(shù)，所以臺積電為代表的晶圓廠推出了封裝解決方案，但Chiplet多數(shù)環(huán)節(jié)還是基于傳統(tǒng)和先進封裝，封裝廠的經(jīng)驗積累和制造加工尤其重要。同時，晶圓加工注重通用和歸一，而封裝注重客戶個性化需求，能靈活發(fā)展各類封裝技術(shù)專長，快速提供滿足市場需求的Chiplet產(chǎn)品，封裝廠發(fā)展Chiplet大有可為之處。需求龐大+科技限制，先進封裝解決關(guān)鍵痛點在全球半導(dǎo)體高速發(fā)展的背景下，我國半導(dǎo)體市場增長尤其迅猛，在全球半導(dǎo)體市場中占據(jù)重要地位，但自供能力不足和全球性事件的擾動大幅提升我國半導(dǎo)體國產(chǎn)化需求，尤其是中美關(guān)系變化、產(chǎn)業(yè)鏈價值分配重構(gòu)競爭加劇的當下，提升我國半導(dǎo)體產(chǎn)業(yè)鏈自主可控能力的需求更為迫切。據(jù)ICInsight，2021年國內(nèi)半導(dǎo)體公司產(chǎn)值全球市占率僅6.1%，占國內(nèi)IC市場規(guī)模僅16.7%。供需之間巨大的差距是我國半導(dǎo)體行業(yè)當前亟待解決的重中之重，設(shè)備、材料的國產(chǎn)化率也較低，較大程度影響到了我國半導(dǎo)體產(chǎn)業(yè)鏈的安全。龐大的市場+較低的半導(dǎo)體國產(chǎn)化水平，疊加愈演愈烈的AI浪潮時代機遇，我國半導(dǎo)體產(chǎn)業(yè)有望迎來總量增加+國產(chǎn)化率的時代機遇。自2022年年底以來，以ChatGPT為首的AI大模型成為社會熱點，技術(shù)變化和應(yīng)用落地日新月異，各家頭部互聯(lián)網(wǎng)廠商、科研院所、政府組織都在加大對AI大模型的投入，未來AI大模型的訓(xùn)練和推理應(yīng)用有望成為社會發(fā)展的核心引擎之一。2023年4月19日在華為第20屆全球分析師大會上，華為預(yù)計到2030年全球通用算力增長10倍到3.3ZFLOPS，人工智能算力增長500倍超過100ZFLOPS，未來算力將成為社會發(fā)展的核心支柱，相應(yīng)的算力芯片將成為發(fā)展底座。我國高度重視數(shù)字中國相關(guān)領(lǐng)域發(fā)展。4月17日國家超算互聯(lián)網(wǎng)工作啟動會發(fā)起成立國家超算互聯(lián)網(wǎng)聯(lián)合體，未來科技部將通過超算互聯(lián)網(wǎng)建設(shè)，打造國家算力底座，促進超算算力的一體化運營。4月18日我國成立GPT產(chǎn)業(yè)聯(lián)盟，核心單位為移動、電信、聯(lián)通、廣電等，國家隊加速推進AI模型規(guī)范化發(fā)展，硬件國產(chǎn)化有望進一步深化。值得重視的是，一方面是已然來臨的時代機遇，一方面是我國仍然受海外科技限制，更為迫切需要推進除先進制程以外的算力硬件提升方案——Chiplet。Chiplet被視為中國與國外差距相對較小的先進封裝技術(shù)，有望帶領(lǐng)中國半導(dǎo)體產(chǎn)業(yè)在后摩爾時代實現(xiàn)質(zhì)的突破。由于外部環(huán)境的影響，我國難以以正常途徑獲取算力芯片，在芯片制造方面也受到多種限制，如我們前文所述的Chiplet先進封裝能夠一定程度降低芯片對于先進制程的依賴，通過相對成熟的芯片制程和相對較好的成本優(yōu)勢來實現(xiàn)近似先進制程的綜合效果，一定程度上能夠降低我國AI算力芯片產(chǎn)業(yè)所受科技限制的負面影響，未來Chiplet產(chǎn)業(yè)有望成為國內(nèi)半導(dǎo)體產(chǎn)業(yè)的關(guān)鍵方向。以壁仞科技和寒武紀為例，壁仞科技BR100系列通用GPU芯片針對采用7nm制程，并創(chuàng)新性應(yīng)用Chiplet與2.5DCoWoS封裝技術(shù)，兼顧高良率與高性能，核心性能達全球領(lǐng)先水平，相較市售主流產(chǎn)品實現(xiàn)3倍以上的性能提升；寒武紀則是基于7nm制程工藝開發(fā)出思元370，是公司首款采用Chiplet（芯粒）技術(shù)的AI芯片，集成了390億個晶體管，最大算力高達256TOPS(INT8)，是寒武紀第二代產(chǎn)品思元270算力的2倍。周期觸底在即，半導(dǎo)體封測投資價值風起浪涌封測是景氣的晴雨表，受景氣的影響較為明顯。基于下游需求、產(chǎn)能擴張和庫存變化三大維度，我們一般將半導(dǎo)體行業(yè)劃分為8-10年的關(guān)鍵產(chǎn)品大周期（核心為新產(chǎn)品的總量、滲透率和單應(yīng)用半導(dǎo)體價值量）、3-5年的產(chǎn)能中周期（核心為晶圓廠、封測廠的資本開支與產(chǎn)能擴張進度）以及3-5個季度的庫存短周期（核心為下游應(yīng)用的季度性庫存情況）。行業(yè)下行漸近尾聲，封測有望率先感受行業(yè)“暖氣”?；谌笾芷诰S度分析，當前處于2019年年中起的新一輪大周期中的第一輪中型周期末尾、第二輪中型周期起點的過渡階段。一方面下游需求隨著2023年社會經(jīng)濟活動逐步恢復(fù)進入復(fù)蘇階段，另一方面中游產(chǎn)能擴張已逐步降速，降價、減產(chǎn)、計提陸續(xù)進行，供需關(guān)系有所改善，2023年以來半導(dǎo)體月度銷售金額增速已進入加速下滑階段，2023年2、3月銷售金額為