同步九進制乘法計數(shù)系統(tǒng)的設(shè)計

同步九進制乘法計數(shù)系統(tǒng)的設(shè)計

0計數(shù)系統(tǒng)的組成近年來，數(shù)字系統(tǒng)以其獨特的優(yōu)勢占據(jù)了比模擬系統(tǒng)更廣泛的市場份額，并在通信、自動化和電視等領(lǐng)域得到了廣泛應(yīng)用。這主要得益于數(shù)字系統(tǒng)實現(xiàn)簡單、易集成、可靠性高的特點。數(shù)字系統(tǒng)可分為組合邏輯電路和時序邏輯電路。計數(shù)器是數(shù)字系統(tǒng)中使用得最多的時序電路,它不僅能用于對時鐘脈沖計數(shù),還可以用于分頻、定時、產(chǎn)生節(jié)拍脈沖和脈沖序列以及進行數(shù)字運算等。廠家為了減小生產(chǎn)成本,通常只會生產(chǎn)出十進制、十六進制、一百進制等常用計數(shù)容量的計數(shù)器,但是在科學(xué)研究和商業(yè)應(yīng)用中可能需要各種進制的計數(shù)器,此時,就需要利用現(xiàn)有的計數(shù)器設(shè)計成其他進制的計數(shù)器。1集成計數(shù)控制集成計數(shù)器是廠家的定型產(chǎn)品,其函數(shù)關(guān)系已被固化在芯片中,其狀態(tài)分配即編碼是不可能更改的,而且多為純自然態(tài)序編碼,但這些芯片一般都設(shè)有清零輸入端和置數(shù)輸入端。利用清零端或置數(shù)端,讓電路跳過某些狀態(tài),就可以獲得九十九進制計數(shù)器。集成計數(shù)器的清零或置數(shù)端都有同步和異步之分。同步是指當(dāng)計數(shù)脈沖CLK觸發(fā)沿到來時才能完成清零或置數(shù)任務(wù);異步是指通過時鐘觸發(fā)器異步輸入端實現(xiàn)清零或置數(shù),與CLK信號無關(guān)。在QuartusⅡ5.0軟件環(huán)境下,用兩片四位同步二進制計數(shù)器74161設(shè)計一個九十九進制的同步加法計數(shù)器,用整體置數(shù)法實現(xiàn),第一種設(shè)計方法是高位和低位都采用74161原有的十六進制;第二種設(shè)計方法是個位和十位都采用8421BCD(BinaryCodedDecimal)碼的編碼方式。2設(shè)計方法2.1計數(shù)年生時期74161芯片是輸入計數(shù)脈沖CLK上升沿觸發(fā)的同步四位二進制加法計數(shù)器。它共有14個引腳,其中LDN為預(yù)置數(shù)控制端,A、B、C、D(D是最高位)為數(shù)據(jù)輸入端,ENT、ENP為工作狀態(tài)控制端,CLRN為置零端,CLK為計數(shù)脈沖輸入端,QA、QB、QC、QD(QD是最高位)為數(shù)據(jù)輸出端,RCO為進位位。當(dāng)74161處于計數(shù)狀態(tài)時,每來一個CLK上升沿,它就會累計加1,當(dāng)?shù)?5個計數(shù)脈沖的上升沿到來時,74161自動產(chǎn)生進位信號,再下一個脈沖上升沿到達時,數(shù)據(jù)輸出端回零,因此,74161又被稱為十六進制計數(shù)器。74161的功能表如表1所示:當(dāng)CLRN端口是低電平時,不管其他端口的狀態(tài)如何,74161置零;當(dāng)CLK的上升沿到來,并且CLRN端口是高電平,LDN端口是低電平時,74161處于預(yù)置數(shù)狀態(tài),等到下一個計數(shù)脈沖的上升沿到來時,計數(shù)器的狀態(tài)被置成數(shù)據(jù)輸入端的值;當(dāng)CLRN、LDN、ENT端口為高電平,并且ENP端口為低電平時,74161保持原來的狀態(tài)不變;當(dāng)CLRN、LDN端口為高電平時,并且ENT端口為低電平時,74161保持原來的狀態(tài)不變,但此時沒有進位信號;當(dāng)計數(shù)脈沖的上升沿到來,并且CLRN、LDN、ENP、ENT端口都為高電平時,74161處于計數(shù)狀態(tài)。2.2計數(shù)脈沖上升沿加c高位和低位都采用十六進制設(shè)計九十九進制計數(shù)器的原理圖如圖1所示:將兩片74161芯片直接連在一起,上面的芯片表示低位,稱為74161(1),下面的芯片表示高位,稱為74161(2),兩芯片的初始狀態(tài)都是0000。該計數(shù)器計數(shù)的原理如下:當(dāng)計數(shù)脈沖的上升沿到達時,74161(1)從0000狀態(tài)開始計數(shù),0000→0001→0010→0011→0100→0101→0110→0111→1000→1001→1010→1011→1100→1101→1110→1111→0000,當(dāng)?shù)?5個脈沖的上升沿到達時,74161(1)芯片自動產(chǎn)生進位信號,RCO=1加到74161(2)的ENT和ENP端,使得這兩個端口為高電平,但此時計數(shù)脈沖的上升沿已經(jīng)過去,所以不能計數(shù),等到第16個計數(shù)脈沖的上升沿到達時,74161(2)才能計一個脈沖,同時74161(1)的數(shù)據(jù)輸出端回零。由此可見,74161(1)每計16個脈沖上升沿,其本身回零,74161(2)計1個脈沖。當(dāng)計到第62H(即十進制的98)個脈沖時,通過一個三端口的與非門產(chǎn)生兩芯片的LDN=0信號以及總進位C=0信號,兩芯片處于預(yù)置數(shù)狀態(tài),當(dāng)?shù)?3H(即十進制的99)個計數(shù)脈沖的上升沿到達時,兩芯片同時被置為0000,且總進位由0變?yōu)?,產(chǎn)生一個上升沿,就得到了進位信號。由此可見,每輸入99個計數(shù)脈沖,產(chǎn)生一個總進位信號,并且兩芯片同時被置零,如此循環(huán),即得到了九十九進制的計數(shù)器。2.3計數(shù)脈沖上升沿到達量高位和低位都采用十進制設(shè)計九十九進制計數(shù)器的原理圖如圖2所示:圖2中上面的74161芯片表示低位,稱為74161(1),下面的74161芯片表示高位,稱為74161(2),兩片74161的初始狀態(tài)都為0000。該計數(shù)器的計數(shù)原理如下:當(dāng)計數(shù)脈沖的上升沿到達時,74161(1)開始計數(shù),0000→0001→0010→0011→0100→0101→0110→0111→1000→1001,當(dāng)?shù)?個計數(shù)脈沖的上升沿到達時,一方面,譯碼產(chǎn)生74161(1)的LDN=0信號,使得該芯片處于預(yù)置數(shù)狀態(tài),當(dāng)?shù)?0個計數(shù)脈沖的上升沿到達時,將0000置入74161(1)中;另一方面,譯碼產(chǎn)生74161(2)的ENT=1和ENP=1信號,但此時第九個脈沖的上升沿已經(jīng)過去,當(dāng)?shù)?0個脈沖的上升沿到來時,74161(2)處于計數(shù)狀態(tài),此時其輸出為0001。由此可見,74161(1)每計10個脈沖,其本身回零,同時74161(2)計1個脈沖。當(dāng)?shù)?8個計數(shù)脈沖的上升沿到來時,即74161(2)的輸出為1001,74161(1)的輸出為1000時,通過譯碼,使得兩芯片的LDN=0,總的進位信號RCO=0,此時兩芯片都處于預(yù)置數(shù)狀態(tài),第99個脈沖的上升沿到達時,兩芯片同時置0000,RCO由0變?yōu)?,產(chǎn)生一個上升沿,就得到了進位信號。這就構(gòu)成了九十九進制計數(shù)器。2.4原理圖的仿真在QuartusⅡ5.0軟件環(huán)境下,對原理圖編譯,建立波形文件,仿真,可以看到,本文提到的兩種設(shè)計同步九十九進制加法計數(shù)器的方法都是正確的。3兩種方法的對比本文提出的利用兩片7416