主板DDR內(nèi)存時序設(shè)置

挖掘電腦潛在動力主板DDRDDR內(nèi)存既然叫做雙倍速率SDRADualdaterateSDRS，就是說是SDRAM的升級換代產(chǎn)品。從技術(shù)上分析，DDRSDRAM最重要的轉(zhuǎn)變是在界面數(shù)據(jù)傳輸上，其在時鐘信號上升緣與下降緣時各傳輸一次數(shù)據(jù)，這使得DDR的數(shù)據(jù)傳輸速率為傳統(tǒng)SDRAM的兩倍。那么大家就應(yīng)當(dāng)知道了，我們所說的DDR400，DDR333，DDR266，他們的工作頻率其實(shí)僅為那些數(shù)值的一半，也就是說DDR400200MHz。FSB首先請大家看看表一：FSB(FrontSideBus：前端總線)和內(nèi)存比率與內(nèi)存實(shí)際運(yùn)行頻率的關(guān)系。FSB/MEM實(shí)際運(yùn)行頻率1/01200MHz1/02100MHz2/03133MHz3/04150MHz3/05120MHz5/06166MHz7/10140MHz9/10180MHz對于大多數(shù)玩家來說FSB1:1(DFI用1/01而其他的設(shè)置都是異步的。同步后，內(nèi)存的實(shí)際運(yùn)行頻率是FSBx2，所以，DDR400的內(nèi)存和200MHzFSBFSB240MHz240MHzx2=480MHz。2更詳盡列出了FSB與不同速度的DDR1：1FSBCommandPerClock(CPC)可選的設(shè)置：Auto，Enable(1T)，Disable(2T)。CommandPerClock(CPC：指令比率，也有翻譯為：首命令延遲)，一般還被描述為DRAMCommandRate、CMDRateDDR內(nèi)存的尋址，先要進(jìn)展P-Bank〔通過DIMM上CS片選信號進(jìn)展，然后才是L-Bank指在P-Bank選擇完之后多少時間可以發(fā)出具體的尋址的L-Bank/期。過短的命令間隔可能會影響穩(wěn)定性。因此當(dāng)你的內(nèi)存插得很多而消滅不太穩(wěn)定的時間，才需要將此參數(shù)調(diào)長。目前的大局部主板都會自動設(shè)置這個參數(shù)。該參數(shù)的默認(rèn)值為 Disable(2T)，假設(shè)玩家的內(nèi)存質(zhì)量很好，則可以將其設(shè)置為Enable(1T)。CASLatencyControl(tCL)可選的設(shè)置：Auto，1，1.5，2，2.5，3，3.5，4，4.5。3-4-4-8CL-tRCD-tRP-tRA3就是第1個參數(shù)，即CL參數(shù)。CASLatencyControl(也被描述為tCL、CL、CASLatencyTime、CASTimingDelay)，CASlatencyCAS行指令之間的時間。由于CAS主要掌握十六進(jìn)制的地址，或者說是內(nèi)存矩陣中的列地址，所以它是最為重要的參數(shù)，在穩(wěn)定的前提下應(yīng)當(dāng)盡可能設(shè)低。tRA〔ActivetoPrechargeDela，預(yù)充電后，內(nèi)存才真正開頭初始化RAS。一旦tRASRAS〔RowAddressStrobe〕開頭進(jìn)展需要數(shù)據(jù)的尋址。首先是行地址，然后初始化tRCD，周期完畢，接著通過CAS訪問所需數(shù)據(jù)的準(zhǔn)確十六進(jìn)制地址。期間從CAS開頭到CAS完畢就是CAS延遲。所以CAS據(jù)的最終一個步驟，也是內(nèi)存參數(shù)中最重要的。這個參數(shù)掌握內(nèi)存接收到一條數(shù)據(jù)讀取指令后要等待多少個時鐘周期才實(shí)際執(zhí)行該指令。同時該參數(shù)也打算了在一次內(nèi)存突發(fā)傳送過程中完成第一局部傳送所需要的時鐘周期數(shù)。這個參數(shù)越小，則內(nèi)存的速度越快。必需留意局部內(nèi)存不能運(yùn)行在較低的延遲，可能會喪失數(shù)據(jù)，因此在提示大家把CAS22.5而且提高延遲能使內(nèi)存運(yùn)行在更高的頻率CAS該參數(shù)對內(nèi)存性能的影響最大，在保證系統(tǒng)穩(wěn)定性的前提下，CAS值越低，則會導(dǎo)致更快的內(nèi)存讀寫操作。CL2為會獲得最正確的性能，而CL3留意，WinbondBH-5/63。RAS#toCAS#Delay(tRCD)可選的設(shè)置：Auto，0，1，2，3，4，5，6，7。3-4-4-8214RAS#toCAS#Delay(也被描述為：tRCD、RAStoCASDelay、ActivetoCMD)，表示“行尋址到列尋址延遲時間“，數(shù)值越小，性能越好。對內(nèi)存進(jìn)展讀、寫或刷操作時，需要在這兩種脈沖信號之間插入延遲時鐘周期。在JEDEC標(biāo)準(zhǔn)中，它是排在其次的參數(shù)，降低此延時，可以提高系統(tǒng)性能。建32，但假設(shè)該值設(shè)置太低，同樣會導(dǎo)致系統(tǒng)不穩(wěn)定。該值為45，則太保守。假設(shè)你的內(nèi)存的超頻性能不佳，則可將此值設(shè)為內(nèi)存的默認(rèn)值或嘗試提高tRCD值。MinRAS#ActiveTiming(tRAS)15。該值就是該值就是“3-4-4-8”內(nèi)存時序參數(shù)中的最終一個參數(shù)，即8。MinRAS#ActiveTimetRAS、ActivetoPrechargeDelay、RowActiveTime、PrechargeWaitState、RowActiveDelay、RowPrechargeDelay、RASActiveTime)，表示“內(nèi)存行有效5－10之間。這個參數(shù)要依據(jù)實(shí)際狀況而定，并不是說越大或越小就越好。假設(shè)tRAS的周期太長，系統(tǒng)會由于無謂的等待而降低性能。降低tRAS周期，則會導(dǎo)致tRAS間而無法完成數(shù)據(jù)的突發(fā)傳輸，這樣會引發(fā)喪失數(shù)據(jù)或損壞數(shù)據(jù)。該值一般設(shè)定為CASlatency+tRCD+2CASlatency2，tRCD3，則最正確tRAS7tRAS生內(nèi)存錯誤或系統(tǒng)死機(jī)，則應(yīng)當(dāng)增大tRAS假設(shè)使用DFI的主板，則tRAS005-10RowPrechargeTiming(tRP)可選的設(shè)置：Auto，0，1，2，3，4，5，6，7。3-4-4-8324RowPrechargeTiming(也被描述為：tRP、RASPrecharge、Prechargetoactive)，表示“內(nèi)存行地址掌握器預(yù)充電時間“，預(yù)充電參數(shù)越小則內(nèi)存讀寫速度就越快。tRPRAStRP的行激活延遲過長，設(shè)為2可以削減預(yù)充電時間，從而更快地激活下一行。然而，想要把tRP設(shè)為2對大多數(shù)內(nèi)存都是個很高的要求，可能會造成行激活之前的數(shù)據(jù)喪失，內(nèi)存掌握器不能順當(dāng)?shù)赝瓿勺x寫操作。對于桌面計算機(jī)來說，推舉預(yù)充電參數(shù)的值設(shè)定為2個時鐘周bank1周期，這將影響DDRtRP23假設(shè)使用DFI的主板，則tRP2-52將在超頻時獵取最正確的穩(wěn)定性，同樣的而該值為5，則太保守。大局部內(nèi)存都無法使用2的值，需要超頻才可以到達(dá)該參數(shù)。RowCycleTime(tRC)可選的設(shè)置：Auto，7-22，步幅值1。RowCycleTime(tR、RCSDRAM在內(nèi)的整個過程所需要的最小的時鐘周期數(shù)。其計算公式是：rowcycletime(tRC)minimumrowactivetime(tRAS)rowprechargetime(tRP)。因此，設(shè)置該參數(shù)之前，你應(yīng)當(dāng)明白你的tRAS值和tRP值是多少。假設(shè)tRC時間過長，會因在完成整個時鐘周期后激活的地址而等待無謂的延時，而降低性能。然后一旦該值設(shè)置過小，在被激活的行單元被充分充電之前，的周期就可以被初始化。tRCtRAStRPtRAS7tRP4tRC11RowRefreshCycleTime(tRFC)可選的設(shè)置：Auto，9-24，步幅值1。RowRefreshCycleTime(tRFRFCSDRAM所需要的時鐘周期數(shù)bank中的另一個行單元兩次發(fā)送刷指令(即：REFtRFCtRC假設(shè)使用DFItRFC91017-1917tRC2-4RowtoRowDelay(RAStoRASdelay)(tRRD)可選的設(shè)置：Auto，0-71RowtoRowDelayRAStoRASdelay(tRRD)，表示“行單元到行單元的延時“。該值也表示向一樣的bank中的同一個行單元兩次發(fā)送激活指令(即：REF指令)之間的時間間隔。tRRDbanktRRD2期，這是最正確的設(shè)置，此時的數(shù)據(jù)膨脹可以無視。假設(shè)比此值低，則會由于每次激活相鄰緊bank1DDRtRRD23DFItRRD00420000-260MHz。WriteRecoveryTime(tWR)可選的設(shè)置：Auto，2，3。WriteRecoveryTime(tWD)，表示“寫恢復(fù)延時bank有效的寫操作及預(yù)充電前，必需等待多少個時鐘周期。這段必需的時鐘周期用來確保在預(yù)充電發(fā)生前，寫緩沖中的數(shù)據(jù)可以被寫進(jìn)內(nèi)存單元中。同樣的，過低的tWD雖然提高了系統(tǒng)性能，但可能導(dǎo)致數(shù)據(jù)還未被正確寫入到內(nèi)存單元中，就發(fā)生了預(yù)充電操作，會導(dǎo)致數(shù)據(jù)的喪失及損壞。假設(shè)你使用的是DDR200和266tWR值設(shè)為DDR333或DDR40，tWD3。假設(shè)使用DFItWR2。WritetoReadDelay(tWTR)可選的設(shè)置：Auto，1，2。WritetoReadDelay(tWTR)，表示“讀到寫延時TCDLR(lastdataintoreadcommandDDR中，在最終一次有效的寫操作和下一次讀操作之間必需等待的時鐘周期。tWTR2tWTR速度更快的速度下。假設(shè)使用DDR266或DDR333，則將tWTR1；假設(shè)使用DDR400，則也可試著將tWTR12。RefreshPeriod(tREF)可選的設(shè)置：Auto，0032-4708，其步進(jìn)值非固定。RefreshPeriod(tREF)，表示“刷周期先請看不同的參數(shù)在一樣的內(nèi)存下所對應(yīng)的刷周期(單位號在這里表示該刷周期尚無對應(yīng)的準(zhǔn)確數(shù)據(jù)。1552=100mhz(?.??s)2064=133mhz(?.??s)2592=166mhz(?.??s)3120=200mhz(?.??s)3632=100mhz(?.??s)4128=133mhz(?.??s)4672=166mhz(?.??s)0064=200mhz(?.??s)0776=100mhz(?.??s)1032=133mhz(?.??s)1296=166mhz(?.??s)1560=200mhz(?.??s)1816=100mhz(?.??s)2064=133mhz(?.??s)2336=166mhz(?.??s)0032=200mhz(?.??s)0388=100mhz(15.6us)0516=133mhz(15.6us)0648=166mhz(15.6us)0780=200mhz(15.6us)0908=100mhz(7.8us)1032=133mhz(7.8us)1168=166mhz(7.8us)0016=200mhz(7.8us)1536=100mhz(3.9us)2048=133mhz(3.9us)2560=166mhz(3.9us)3072=200mhz(3.9us)3684=100mhz(1.95us)4196=133mhz(1.95us)4708=166mhz(1.95us)0128=200mhz(1.95us)假設(shè)承受Auto選項(xiàng)，主板BIOS將會查詢內(nèi)存上的一個很小的、名為“SPD”(SerialPresenceDetect)的芯片。SPDSPD中的數(shù)據(jù)中最保守的設(shè)置來確定內(nèi)存的運(yùn)行參數(shù)。如過要追求最優(yōu)的性能，則需手動設(shè)置刷周期的參數(shù)。一般說來，15.6us128〔即單顆容量為16MB7.8us256〔32MB。留意，假設(shè)tREF另外依據(jù)其他的資料顯示，內(nèi)存存儲每一個bit，都需要定期的刷來充電。不準(zhǔn)時充電會導(dǎo)致數(shù)據(jù)的喪失。DRAM實(shí)際上就是電容器，最小的存儲單位是bit。陣列中的每個bit都能被隨機(jī)地訪問。但假設(shè)不充電，數(shù)據(jù)只能保存很短的時間。因此我們必需每隔15.6us就刷一行。每次刷時數(shù)據(jù)就被重寫一次。正是這個緣由DRAM也被稱為非永久性存儲器。一般通過同步的RAS-only的刷方法〔行刷，每行每行的依次刷。早期的EDO內(nèi)存每刷一行消耗15.6us2Kb15.6?sx2048=32ms。假設(shè)使用DFItREFtRAS15.6us3.9us都能穩(wěn)定運(yùn)行，1.95us會降低內(nèi)存帶寬。很多玩家覺察，假設(shè)內(nèi)存質(zhì)量優(yōu)良，當(dāng)tREF刷3120=200mhz(?.??s)時，會得到最正確的性能／穩(wěn)定性比。WriteCAS#Latency(tWCL)可選的設(shè)置：Auto，1-8WriteCASLatency(tWCL)，表示“寫指令到行地址掌握器延時SDRAM問的，這意味著內(nèi)存掌握器可以把數(shù)據(jù)寫入任意的物理地址，大多數(shù)狀況下，數(shù)據(jù)通常寫入距離當(dāng)前列地址最近的頁面。tWCL表示寫入的延遲，除了DDRII，一般可以設(shè)為1T，這個參數(shù)和大家生疏的tCL〔CAS-Latency〕是相對的，tCLDRAMBankInterleave可選的設(shè)置：Enable，DisableDRAMBankInterleave，表示“DRAMBank式(interleave)模式。Interleave模式允許內(nèi)存bankbank的同時另一個bank可能正在訪問。最近的試驗(yàn)說明，由于全部的內(nèi)存bank的刷周期都是穿插排列的，這樣會產(chǎn)生一種流水線效應(yīng)。雖然interleave模式只有在不同bank提出連續(xù)的的尋址懇求時才會起作用，假設(shè)處于bankinterleaveCPUbank的刷，這樣才能發(fā)送另一個地址。目前全部的內(nèi)存都支持interleave模式，在可能的狀況下我們建議翻開此項(xiàng)功能。對于DFIEnableDisable對將削減內(nèi)存的帶寬，但使系統(tǒng)更加穩(wěn)定。DQSSkewControl可選的設(shè)置：Auto，IncreaseSkew，DecreaseSkewDQSSkewControl，表示“DQSskeskeDQ〔數(shù)據(jù)掌握信號〕上升和下降的邊緣會消滅電壓過高或過低。一個額外的問題是高頻信號會引起追蹤延遲。DDRDDRIII/O緩存器來組成DQS沖信號和一個參考點(diǎn)來測量信號，而并非信號之間相互比較。理論上提升和下降信號應(yīng)當(dāng)是完全對成的，但事實(shí)并非如此。時鐘和數(shù)據(jù)的失諧就產(chǎn)生了DQ-DQSskew。對于DFIIncreaseSkewDecreaseSkew牲肯定性能的狀況下，可以增加穩(wěn)定性。DQSSkewValue可選的設(shè)置：Auto，0-255，步進(jìn)值為1。當(dāng)我們開啟了DQSskewcontrol統(tǒng)的影響并不很敏感。對于DFI“IncreaseSkew“選項(xiàng)后，可以將該值設(shè)為50-255DRAMDriveStrength可選的設(shè)置：Auto，1-8，步進(jìn)值為1。DRAMDriveStrengt〔drivingstrengtDRAM參數(shù)用來掌握內(nèi)存數(shù)據(jù)總線的信號強(qiáng)度，數(shù)值越高代表信號強(qiáng)度越高，增加信號強(qiáng)度可以提TCCD內(nèi)存芯片在低強(qiáng)度信號下性能更佳。假設(shè)設(shè)為Auto，系統(tǒng)通常會設(shè)定為一個較低的值。對使用TCCD的芯片而言，表現(xiàn)會好DFINF413、、712、4、6、88信號強(qiáng)度。TCCD3、5768。DFITCCD3、5、7，其他芯片的內(nèi)存建議設(shè)為68。DRAMDataDriveStrength可選的設(shè)置：Auto，1-4，步進(jìn)值為1。DRAMDataDriveStrengthDRAM信號強(qiáng)度，數(shù)值越高代表信號強(qiáng)度越高。它主要用于處理高負(fù)荷的內(nèi)存讀取時，增加DRAM(Hi/High)。它有助于對內(nèi)存數(shù)據(jù)總線超頻。但假設(shè)你并沒有超頻，提升內(nèi)存數(shù)據(jù)線的信號強(qiáng)度，可以提高超頻后速度的穩(wěn)定性。此外，提升內(nèi)存數(shù)據(jù)總線的信號強(qiáng)度并不能增加SDRAMDIMM因此，除非你內(nèi)存有很高的讀取負(fù)荷或試圖超頻DIMM，建議設(shè)置DRAMDataDriveStrength的值為低(Lo/Low)。要處理大負(fù)荷的數(shù)據(jù)流時，需要提高內(nèi)存的駕馭力量，你可以設(shè)為Hi或者High。超頻時，調(diào)高此項(xiàng)參數(shù)可以提高穩(wěn)定性。此外，這個參數(shù)對內(nèi)存性能幾乎沒什么影響。所以，除非超頻，一般用戶建議設(shè)為Lo/Low。DFIlevel13，假設(shè)開啟了CPC，可能任何高于1的參數(shù)都會不穩(wěn)定。局部用戶開啟CPC3CPC2-4運(yùn)行。固然最抱負(fù)的參數(shù)是開啟CPClevel4。StrengthMaxAsyncLatency可選的設(shè)置：Auto，0-15，步進(jìn)值為1。StrengthMaxAsyncLatency感覺網(wǎng)友的閱歷，在進(jìn)展Everest的LatencyTest時，可以看出一些差異。在我的BH-6上，8ns7nsLatencyTest1ns7ns6ns2ns。DFIBIOS7ns5-106nsBH-5UTTTCCD7ns的要求低一些，UTTBH-57n8nsUTTBH-58nsTCCD通常能穩(wěn)定運(yùn)行在DDR600，假設(shè)想超頻到DDR6409nsReadPreambleTime可選的設(shè)置：Auto，2.0-9.5，步進(jìn)值為0.5。ReadPreambleTimeDQS〔數(shù)據(jù)掌握信號〕返回后，DQS間間隔。SamsungDQS論從圖形掌握器到DDRSGRAMDDRSGRAMDFIBIOS中的該值設(shè)置為Auto5.0。建4.0-7.0IdleCycleLimit可選的設(shè)置：Auto，0-256，無固定步進(jìn)值。IdleCycleLimit這個參數(shù)表示“空閑周期限制的內(nèi)存頁面之前的memclock操作所允許的最大時間。DFIBIOS中的該值設(shè)置為Auto256。質(zhì)16-32，華邦〔WINBOND〕BH-516。IdleCycleLimitDynamicCounter可選的設(shè)置：Auto，Enable，Disable。DynamicCounter這個參數(shù)表示“動態(tài)計數(shù)器期計數(shù)器。假設(shè)選擇開啟Enabl(Table突和頁面錯誤(conflict/miss：PC/PM)之間通信量的比率而動態(tài)調(diào)整IdleCycleLimitIdleCycleLimitIdleCycleLimit，并且依據(jù)沖突的發(fā)生來動態(tài)調(diào)整。DFIBIOS中的該值設(shè)置為Auto性能，而關(guān)閉該設(shè)置，可以使系統(tǒng)的更穩(wěn)定。R/WQueueBypass可選