集成電路版圖設計報告

黑龍江大學電子工程學院實驗報告課程名稱：集成電路版圖設計專業(yè)：集成電路設計與集成系統(tǒng)班級：學號：學生姓名：年月日考查項目詳細描述分值得分格式格式是否規(guī)范5語言描述對實驗目的、設計軟件以及實驗內容的描述是否正確5方法步驟是否了解實驗的總體過程及具體步驟5電路圖畫法電路圖結構是否正確、合理、簡潔5版圖設計對版圖的設計是否正確，布局是否合理，面積是否最小40驗證結果是否通過drc驗證40合計100教師簽名：201實驗名稱：集成電路版圖設計一、實驗目的：熟練掌握在虛擬機下使用cadence軟件繪制集成電路版圖和電路圖并進行DRC驗證，能夠使布局布線達到最好，所用面積最小，達到最優(yōu)版圖設計。二、實驗所涉及的軟件：虛擬機軟件cadenceRedHatEnterpriseLinux4-VmwareWorkstation三、實驗內容：根據所給電路圖進行分析并畫成版圖，具體參數根據華潤上華科技有限公司參數完成，電路圖：仿真原理圖：根據電路圖畫成版圖：四、操作方法與實驗步驟：1開機后，修改系統(tǒng)時間為當前時間。2啟動虛擬機程序3進入虛擬機主界面，選擇file——open4找到cadence徑向文件5單機綠色按鈕Poweronthisvirtualmachine6進入紅帽界面，同時按下ctrl，Alt和回車鍵，全屏顯示，用戶名：jcdl或lxb密碼：1234567在桌面右鍵，選擇第一個選項openterminal，啟動命令行格式cd回車，確保最根目錄下，輸入icfb回車9啟動cadence，選擇tools——librarymanager新建庫，取名后按OK按鈕選擇第二項，Attachtoaexistingtechfile，然后點擊ok按鈕。在TechnologyLibrary中選擇csmc05v2,然后點擊ok按鈕選中新建的庫new。在new中建新的cell給新的cell取名123，點擊ok，出現繪制電路原理圖窗口，點擊一個按鈕，chechandsave，然后關閉在cell和view中分別顯示剛剛建好的cell，以及電路原理圖。在選中new的情況下再新建cellview取相同的名然后重復剛進入cadence的步驟在cellname中，要取相同的名字。出現undefinespacdets對話框，點yes.出現版圖輸入界面，點擊第一個save按鈕，然后關閉。返回桌面，雙擊jcdl’shome文件夾——進入lianxi文件夾，將其中的dracula文件夾和display.drf文件拷貝到new文件下。除了命令行窗口，將所有其它窗口均關閉。進入到新庫new中，然后啟動cadence。在tools中選擇librarymanager.在出現的窗口中選擇new——123——layout或schematic，就可以進行版圖和電路原理圖的輸入和編輯了。注意：繪制版圖的時候要注意一定不要小于最小尺寸，注意要打孔的地方以及孔的類型，金屬連線等。熟練使用各種快捷鍵，這樣可以大大縮短畫圖所用的時間，也是職業(yè)素養(yǎng)的體現。畫圖的時候要從里向外畫，以免尺寸不合適，畫圖過程中要認真仔細不要誤操作將原有的圖形刪除，以免重新畫浪費時間。畫圖之前要記住各種器件的組成，不要少畫某一部分。五、drc驗證及修改過程：導出版圖，不要關閉之前的命令行窗口，再啟動一個新的命令行窗口。修改其中的indisk=文件名.gds,primary=文件名。修改后，按ESC，再鍵入：wq，回到命令行窗口。鍵入P（大寫）回車，/gdrc.rul,回車，/f回車，./回車?；氐桨鎴D文件中。Tools-draculainteractive，出現DRC標簽。選擇DRC-setup.輸入./dracula點擊ok按鈕。這時會出現版圖出錯的信息：雙擊layerwindow里的一個錯誤信息，在版圖中就會顯