第7、8章 運(yùn)算放大器及應(yīng)用、組合邏輯電路

第七章運(yùn)算放大器及其應(yīng)用

第一節(jié)集成運(yùn)算放大器

第二節(jié)負(fù)反饋放大器第三節(jié)運(yùn)算放大器的應(yīng)用

返回主目錄第一節(jié)集成運(yùn)算放大器

一、集成運(yùn)算放大器的組成及符號(hào)1。電路的組成圖7－1集成運(yùn)放外形圓殼式雙列直插式圖7－2集成運(yùn)放的組成框圖集成運(yùn)算放大器各級(jí)的作用輸入級(jí)：要求輸入電阻高，能夠抑制零點(diǎn)漂移和干擾信號(hào)。采用差動(dòng)放大電路，它有同相和反相兩個(gè)輸入端。中間級(jí)：電壓放大，要求電壓放大倍數(shù)高，一般由共射放大電路組成。輸出級(jí)：與負(fù)載相接，要求其輸出電阻低，帶負(fù)載能力強(qiáng)，一般由互補(bǔ)對(duì)稱(chēng)電路或射極輸出器組成。偏置電路的作用：為上述各級(jí)電路提供穩(wěn)定和合適的偏置電流，決定各級(jí)的靜態(tài)工作點(diǎn)。一般由各種恒流源組成。2、集成運(yùn)放的圖形符號(hào)及引腳圖7-3集成運(yùn)算放大器的圖形符號(hào)新符號(hào)舊符號(hào)

同相輸入端

反相輸入端圖7－4CF741引腳功能二、運(yùn)放的種類(lèi)和主要參數(shù)1.種類(lèi)（1）通用型其性能指標(biāo)適合一般情況下使用，其特點(diǎn)是電源電壓適應(yīng)范圍廣，不需要外接補(bǔ)償電容來(lái)防止電路自激，允許有較大的輸入電壓等。（2）低功耗型靜態(tài)功耗≤2mW，如FX253等。（3）高精度型溫度變化時(shí)其漂移電壓很小，能保證組成的電路對(duì)微弱信號(hào)檢測(cè)的準(zhǔn)確性，如CF725（國(guó)外的μA725）、CF7650（國(guó)外的ICL7650）等。（4）高阻型輸入電阻可達(dá)1012Ω，如F55系列等。（1）開(kāi)環(huán)電壓放大倍數(shù)Auo

指運(yùn)放在無(wú)外加反饋情況下的空載電壓放大倍數(shù)（差模輸入），一般約為103~107，即80~140dB（20Lg|Auo|）。（2）差模輸入電阻ri

指運(yùn)放在差模輸入時(shí)的開(kāi)環(huán)輸入電阻，一般在幾十千歐~幾十兆歐范圍。ri

越大，性能越好。（3）開(kāi)環(huán)輸出電阻ro

指運(yùn)放無(wú)外加反饋回路時(shí)的輸出電阻，開(kāi)環(huán)輸出電阻ro越小，帶負(fù)載能力越強(qiáng)。一般約為20~200Ω。2、集成運(yùn)算放大器的主要參數(shù)KCMR=

（4）共模抑制比KCMR

用來(lái)綜合衡量運(yùn)放的放大和抗零漂、抗共模干擾的能力，KCMR越大，抗共模干擾能力越強(qiáng)。一般在80dB以上。（7－1）

（5）輸入失調(diào)電壓Uio

實(shí)際運(yùn)算放大器，當(dāng)輸入電壓u＋

=u－=0時(shí)，輸出電壓uO

≠0，將其折合到輸入端就是輸入失調(diào)電壓。它在數(shù)值上等于輸出電壓為零時(shí)兩輸入端之間應(yīng)施加的直流補(bǔ)償電壓。Uio的大小反應(yīng)了輸入級(jí)差動(dòng)放大電路的不對(duì)稱(chēng)程度，顯然其值越小越好，一般為幾毫伏，高質(zhì)量的在1mV以下。（6）輸入失調(diào)電流Io

輸入失調(diào)電流是輸入信號(hào)為零時(shí)，兩個(gè)輸入端靜態(tài)電流之差。Iio一般為納安級(jí)，其值越小越好。

（7）最大輸出電壓UoPP

指運(yùn)放在空載情況下，最大不失真輸出電壓的峰—峰值。三、理想運(yùn)算放大器的理想特性1．理想化條件(三高一低)

開(kāi)環(huán)電壓放大倍數(shù)Auo→∞；差模輸入電阻ri

→∞；開(kāi)環(huán)輸出電阻ro→0；共模抑制比KCMR→∞

。

在分析運(yùn)算放大器時(shí)，一般可將它看成是一個(gè)理想運(yùn)算放大器。運(yùn)算放大器工作在線(xiàn)性區(qū)的兩個(gè)推論：“虛短”、“虛斷”1）由于Auo→∞，而輸出電壓是有限電壓，從式（7-1）可知ui+－ui－＝uo／Auo≈0，即

ui＋≈ui－

（7－2）上式說(shuō)明同相輸入端和反相輸入端之間相當(dāng)于短路。由于不是真正的短路，故稱(chēng)“虛短”。2）由于運(yùn)算放大器的差模電阻rid→∞，而輸入電壓ui＝ui+-ui－是有限值，兩個(gè)輸入端電流i

i+=ii－=ui／ri

，即

ii+=ii－≈0

（7－3）上式說(shuō)明同相輸入端和反相輸入端之間相當(dāng)于斷路。由于不是真正的斷路，故稱(chēng)“虛斷”。四、集成運(yùn)放的使用常識(shí)1.合理選用集成運(yùn)放型號(hào)1)高輸入阻抗型3)高速型2)高精度型4)低功耗型2.了解管腳功能，掌握粗測(cè)方法1)能用萬(wàn)用表測(cè)量各個(gè)引線(xiàn)端之間有無(wú)短路或開(kāi)路現(xiàn)象.例如正負(fù)電源端線(xiàn)與地線(xiàn)端及其它引線(xiàn)端不能短路；輸入端或輸出端也不能和地線(xiàn)端及其它引線(xiàn)端短路2)在粗測(cè)集成運(yùn)放時(shí)應(yīng)注意：不用大電流擋（如R×1Ω擋）測(cè)量，以避免電流過(guò)大而燒壞PN結(jié)；也不能用高壓擋（如R×10KΩ擋）測(cè)量，以避免電壓過(guò)高而使PN結(jié)擊穿。3.保護(hù)措施1)電源端保護(hù)圖7-6電源端保護(hù)

2)輸入端保護(hù)圖7-7輸入端保護(hù)五、集成運(yùn)放的三種輸入方式1.反相放大器

(1)電路結(jié)構(gòu)

圖7-8反相放大器

R2=R1//Rf，

2）電壓放大倍數(shù)

ii=0

i1=if

虛地

(7-4)

負(fù)號(hào)表示輸出電壓uo與ui

相位相反圖7-8反相放大器

則

(7-5)

五、集成運(yùn)放的三種輸入方式2.同相放大器

(1)電路結(jié)構(gòu)

圖7-9同相放大器

（2）電壓放大倍數(shù)圖7-9同相放大器uo=i1(R1+Rf)

ui=ui+=ui-=i1R1

Auf

=

Auf

=

(7-6)

ii=0

(7-7)

3.差動(dòng)放大器（1）電路結(jié)構(gòu)

圖7-10差動(dòng)放大器

（2）電壓放大倍數(shù)由疊加原理當(dāng)ui1單獨(dú)作用時(shí),為反相放大關(guān)系

當(dāng)ui2單獨(dú)作用時(shí),為同相放大關(guān)系

u0+=（2）電壓放大倍數(shù)當(dāng)Ｒ１＝Ｒ２，且Rf

=R3時(shí)，上式變?yōu)?7-8)

(7-9)

Auf=

第二節(jié)負(fù)反饋放大器一、反饋的基本概念負(fù)反饋的作用：穩(wěn)定靜態(tài)工作點(diǎn)、穩(wěn)定放大倍數(shù)、改變輸入、輸出電阻、拓展通頻帶、減小非線(xiàn)性失真等。反饋：凡是將放大電路輸出信號(hào)（電壓或電流）的一部分或全部通過(guò)某種電路（反饋電路）引回到輸入端，就稱(chēng)為反饋。負(fù)反饋：若引回的反饋信號(hào)削弱輸入信號(hào)而使放大電路的放大倍數(shù)降低，則稱(chēng)這種反饋為負(fù)反饋。正反饋：若反饋信號(hào)增強(qiáng)輸入信號(hào)，則為正反饋。圖7-11反饋放大電路方框圖二、反饋類(lèi)型的判別方法1.有無(wú)反饋的判別

在放大電路的輸出端與輸入端之間有電路連接，就有反饋，否則就沒(méi)有反饋。圖7-12有無(wú)反饋的判別a)無(wú)反饋的放大電路b)有反饋的放大電路2．電流、電壓反饋的判斷反饋信號(hào)取自于是輸出電壓，且Xf∝u0，是電壓反饋；若反饋信號(hào)取自于輸出電流，且Xf∝io，是電流反饋。圖7-13電壓、電流反饋判別a)電壓反饋框圖b)電流反饋框圖

3．串聯(lián)反饋和并聯(lián)反饋的判斷

若輸入信號(hào)ui與反饋信號(hào)uf在輸入端相串聯(lián)，且以電壓相減的形式出現(xiàn)，即ui′=ui-uf，為串聯(lián)反饋；若輸入信號(hào)ii與反饋信號(hào)if在輸入回路并聯(lián)且以電流相減形式出現(xiàn)，即ii′=ii-if為并聯(lián)反饋。如圖7-14所示。

圖7-14串并聯(lián)反饋的判別a)串聯(lián)負(fù)反饋框圖b)并聯(lián)負(fù)反饋框圖4．正、負(fù)反饋的判斷用瞬時(shí)極性法，先在放大器輸入端設(shè)出輸入信號(hào)極性的“+”或“-”，再依次按相關(guān)點(diǎn)的相位變化推出各點(diǎn)對(duì)地交流瞬時(shí)極性，最后根據(jù)反饋回輸入端（或輸入回路）的反饋信號(hào)瞬時(shí)極性看其效果，使原輸入信號(hào)消弱的是負(fù)反饋，否則是正反饋。如圖7-15所示圖7-15正、負(fù)反饋的判別a）負(fù)反饋b）正反饋5．交、直流反饋的判別如圖7-16a所示，交流成分被C旁路掉，在R2上產(chǎn)生的反饋信號(hào)只有直流成分，所以為直流反饋；如圖7-16b所示電路，由于電容C的隔直作用使Rf上只有交流成分，所以為交流反饋。圖7-16交、直流反饋的判斷a）直流反饋b）交流反饋三、負(fù)反饋放大器的四種組態(tài)

1.電壓并聯(lián)負(fù)反饋如圖7-17所示電路。圖7-17電壓并聯(lián)負(fù)反饋

2.電壓串聯(lián)負(fù)反饋如圖7-18所示電路圖7-18電壓串聯(lián)負(fù)反饋3.電流并聯(lián)負(fù)反饋如圖7-19所示電路。圖7-19電流并聯(lián)負(fù)反饋4.電流串聯(lián)負(fù)反饋如圖7-20所示電路。圖7-20電流串聯(lián)負(fù)反饋四、負(fù)反饋對(duì)放大器性能的影響1．負(fù)反饋使放大倍數(shù)下降A(chǔ)u=u0/ui′

Auf=u0/ui

F=Auf====

====Auf=開(kāi)環(huán)閉環(huán)（7-10）

（7-11）

反饋深度：（1+AuF）是衡量負(fù)反饋程度的一個(gè)重要指標(biāo)，稱(chēng)為反饋深度。（1+AuF）越大，放大倍數(shù)Auf越小。深度負(fù)反饋：當(dāng)AuF＞＞1時(shí)稱(chēng)為深度負(fù)反饋，此時(shí)Auf

≈1/F，可以認(rèn)為放大電路的放大倍數(shù)只由反饋電路決定，而與基本放大電路放大倍數(shù)無(wú)關(guān)。

結(jié)論：引入深度負(fù)反饋后，放大倍數(shù)Auf=1/F，即基本不受外界因素變化的影響，放大電路的工作非常穩(wěn)定。2．負(fù)反饋使放大倍數(shù)的穩(wěn)定性提高3．改善非線(xiàn)性失真

圖7－21負(fù)反饋對(duì)非線(xiàn)性失真的改善4．拓展通頻帶圖7－22負(fù)反饋展寬放大器的通頻帶5.負(fù)反饋對(duì)輸入電阻和輸出電阻的影響1）負(fù)反饋對(duì)輸入電阻的影響取決于反饋信號(hào)在輸入端的連接方式。圖7-23串聯(lián)負(fù)反饋提高輸入電阻串聯(lián)負(fù)反饋使輸入電阻提高圖7-24并聯(lián)負(fù)反饋降低輸入電阻并聯(lián)負(fù)反饋使輸入電阻降低。電壓負(fù)反饋降低輸出電阻，目的是穩(wěn)定輸出電壓從輸出端看放大電路，可用戴維南等效電路來(lái)等效

理想狀態(tài)下，ro=0，輸出電壓為恒壓源特性，電壓負(fù)反饋越深，輸出電阻越小，輸出電壓越穩(wěn)定。

電流負(fù)反饋提高輸出電阻，目的是穩(wěn)定輸出電流從輸出端看，放大電路可等效為電流源與電阻并聯(lián)。

理想狀態(tài)下，ro=∞，輸出電流為恒流源特性。電流負(fù)反饋越深，輸出電阻越大，輸出電流越穩(wěn)定。一、運(yùn)放的線(xiàn)性應(yīng)用的必要條件第三節(jié)運(yùn)算放大器的應(yīng)用

集成運(yùn)放的開(kāi)環(huán)放大倍數(shù)很高，很難使運(yùn)放工作在線(xiàn)性區(qū).由于溫漂等影響，相當(dāng)于在輸入端加上了毫伏數(shù)量級(jí)的電壓，使運(yùn)放在無(wú)信號(hào)輸入時(shí)，輸出電壓為最大值或最小值，這種現(xiàn)象稱(chēng)為運(yùn)放進(jìn)入正或負(fù)的飽和狀態(tài)。例如，μA741開(kāi)環(huán)放大倍數(shù)為105以上，如果兩輸入端之間加上1mV的電壓，按工作在線(xiàn)性區(qū)來(lái)計(jì)算，輸出電壓應(yīng)為1mV×105=100V，這是不可能的，因?yàn)棣藺741的電源電壓最大是±18V，不可能有100V的電壓輸出，這是因?yàn)檫\(yùn)放內(nèi)部一些晶體管已經(jīng)工作到飽和區(qū)或截止區(qū)，使輸出端只能接近電源電壓的大小。綜上所述，運(yùn)放的開(kāi)環(huán)狀態(tài)是無(wú)法進(jìn)行線(xiàn)性放大的，解決的辦法是引入負(fù)反饋。所以負(fù)反饋是運(yùn)放線(xiàn)性應(yīng)用的必要條件。二、運(yùn)放的線(xiàn)性應(yīng)用1．信號(hào)運(yùn)算電路（1）加法運(yùn)算電路（加法器）平衡電阻R2=R11//R12//R13//Rf

。圖7-26加法運(yùn)算電路由于ui－=ui＋及ii＋=ii-=0，運(yùn)放的反相輸入端“虛地”，于是（7－12）

當(dāng)R11=R12=R13=Rf

=R1時(shí)，

（7－13）

上式表明，如圖7-26所示電路的輸出電壓u0為各輸入信號(hào)電壓之和，由此完成加法運(yùn)算。式中的負(fù)號(hào)表示輸出電壓與輸入電壓相位相反。（2）減法運(yùn)算電路（減法器）圖7-27減法運(yùn)算電路

u0=ui2-ui1

當(dāng)R1=R2=R3=Rf

時(shí)，

由式（7-8）得2．電壓—電流變換電路

圖7－27b為同相輸入式電壓—電流變換器。其效果與反相輸入式電壓—電流變換器相同，如式（7－15）。iL

=i1=（7－15）（1）電壓—電流變換電路將輸入電壓變換成與之成正比的輸出電流的電路，稱(chēng)為電壓—電流變換器。如圖7－27a所示為反相輸入式電壓—電流變換器。在理想條件下，有上式說(shuō)明，負(fù)載電流與輸入電壓成正比，而與負(fù)載電阻RL無(wú)關(guān)。只要輸入電壓ui

恒定，則輸出電流iL

將穩(wěn)定不變。圖7－27電壓—電流變換電路反相輸入式同相輸入式（2）電流—電壓變換器uo

=-ifRf

=-iiRf

（7－18）if

=ii圖7－28電流—電壓變換電路上式說(shuō)明，輸出電壓與輸入電流成正比例，如果輸入電流穩(wěn)定，只要Rf

選得精確，則輸出電壓將是穩(wěn)定的。

在理想狀態(tài)下，有

三、運(yùn)算放大器的非線(xiàn)性應(yīng)用

電壓比較器：應(yīng)用集成運(yùn)放構(gòu)成比較器時(shí)，集成運(yùn)放應(yīng)工作在非線(xiàn)性區(qū)（飽和區(qū)），即開(kāi)環(huán)狀態(tài)。圖7－29a為電壓比較器中的一種。加在同相輸入端的UR是參考電壓，輸入電壓ui

加在反相輸入端。當(dāng)ui＜UR時(shí)，uo＝Uo+；當(dāng)ui

＞UR

時(shí)，uo＝Uo-。

圖7－29b為電壓比較器的傳輸特性?？梢?jiàn)，在比較器的輸入端進(jìn)行模擬信號(hào)大小的比較，在輸出端則以正、負(fù)兩個(gè)極限值來(lái)反映比較結(jié)果。圖7－29電壓比較器傳輸特性

零電壓比較：當(dāng)UR=0時(shí)，輸入電壓和零電壓比較，稱(chēng)為過(guò)零比較器，其傳輸特性如圖7－29c所示。當(dāng)ui為正弦電壓時(shí)，

uo為矩形波電壓，實(shí)現(xiàn)了波形的轉(zhuǎn)換，如圖所示。應(yīng)用：比較器在自動(dòng)控制及自動(dòng)測(cè)量系統(tǒng)中應(yīng)用十分廣泛。圖

過(guò)零比較器應(yīng)用實(shí)例傳輸特性謝謝觀看！祝同學(xué)們學(xué)習(xí)愉快！第一節(jié)

數(shù)字電路基礎(chǔ)

第二節(jié)門(mén)電路返回主目錄第八章組合邏輯電路

第三節(jié)集成組合邏輯電路簡(jiǎn)介第一節(jié)數(shù)字電路基礎(chǔ)一、數(shù)字電路的基本概念

電子電路所處理的電信號(hào)可以分為兩大類(lèi)：模擬信號(hào)、數(shù)字信號(hào)。通常把電子電路分為模擬電路和數(shù)字電路。數(shù)字電路的主要特點(diǎn)：（1）計(jì)數(shù)和進(jìn)行數(shù)值運(yùn)算時(shí)采用二進(jìn)制數(shù)（2）抗干擾能力強(qiáng)。（3）除數(shù)值運(yùn)算外，還能進(jìn)行邏輯運(yùn)算。（4）采用邏輯代數(shù)分析。往往把數(shù)字電路和模擬電路結(jié)合起來(lái)，組成一個(gè)完整的電子系統(tǒng)。

1、數(shù)字電路的特點(diǎn)

2、脈沖信號(hào)和數(shù)字信號(hào)

一切非正弦的、帶有突變特點(diǎn)的波形，統(tǒng)稱(chēng)為脈沖。數(shù)字電路處理的信號(hào)多是矩形脈沖，這種信號(hào)常用二值量信息表示，即用邏輯信號(hào)0和１來(lái)表示信號(hào)的狀態(tài)（高電平或低電平），我們所講的數(shù)字信號(hào)，通常都是指這種信號(hào)。圖8－1幾種常見(jiàn)的脈沖波形3、數(shù)字電路的應(yīng)用數(shù)字電路的應(yīng)用十分廣泛，廣泛應(yīng)用于數(shù)字通訊、自動(dòng)控制、數(shù)字測(cè)量?jī)x表、家用電器、電子計(jì)算機(jī)等各個(gè)領(lǐng)域。二、數(shù)制和碼制1、數(shù)的表示方法

（1）十進(jìn)制數(shù)十進(jìn)制數(shù)的特點(diǎn)是：

1）基數(shù)是10。

2）計(jì)數(shù)規(guī)律是“逢十進(jìn)一”。每一數(shù)碼處于不同的位置時(shí)，它代表的數(shù)值是不同的，即不同的數(shù)位有不同的位權(quán)。例如，十進(jìn)制1949代表的數(shù)值為

每一位的系數(shù)和位權(quán)的乘積稱(chēng)為該位的加權(quán)系數(shù)。任意一個(gè)n位十進(jìn)制正整數(shù)N所表示的數(shù)值，等于其各位加權(quán)系數(shù)之和，可表示為

:…

式中的下標(biāo)10表示N是十進(jìn)制數(shù)。

例：

在十進(jìn)制數(shù)中：

（2）二進(jìn)制數(shù)二進(jìn)制數(shù)的特點(diǎn)：

1）基數(shù)是２。采用兩個(gè)數(shù)碼０和１。

2）計(jì)數(shù)規(guī)律是“逢二進(jìn)一”。二進(jìn)制的各位位權(quán)分別為20、21、22…。任何一個(gè)n位二進(jìn)制正整數(shù)N，可表示為

式中的下標(biāo)２表示Ｎ是二進(jìn)制數(shù)。例：…

例：

（3）十六進(jìn)制數(shù)十六進(jìn)制數(shù)的基數(shù)是16，采用16個(gè)數(shù)碼：0、1、2、3、4、5、6、7、8、9、Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ，其中10～15分別用Ａ～Ｆ表示。十六進(jìn)制數(shù)的計(jì)數(shù)規(guī)律是“逢十六進(jìn)一”，各位的位權(quán)是16的冪。

N位十六進(jìn)制正整數(shù)N可表示為

2、不同進(jìn)制數(shù)之間的相互轉(zhuǎn)換（1）二進(jìn)制、十六進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)（2）十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)可以采用除2倒取余法，轉(zhuǎn)換步驟如下：第一步：把給定的十進(jìn)制數(shù)除以2，取出余數(shù)，即為最低位數(shù)的數(shù)碼k0。第二步：將前一步得到的商再除以2，再取出余數(shù)，即得次低位數(shù)的數(shù)碼k1。以下各步類(lèi)推，直到商為0為止，最后得到的余數(shù)即為最高位數(shù)的數(shù)碼kn-1。例8－1解將十進(jìn)制數(shù)75轉(zhuǎn)換成二進(jìn)制數(shù)。

2|75……

余1即k0＝12|37……

余1即k1＝12|18……

余0即k2＝02|9……

余1即k3＝12|4……

余0即k4＝02|2……

余0即k5＝02|1……

余1即k6＝10即

（3）二進(jìn)制數(shù)與十六進(jìn)制數(shù)的相互轉(zhuǎn)換

1）將二進(jìn)制正整數(shù)轉(zhuǎn)換為十六進(jìn)制數(shù)將二進(jìn)制數(shù)從最低位開(kāi)始，每４位分為一組（最高位可以補(bǔ)０），每組都轉(zhuǎn)換為１位相應(yīng)的十六進(jìn)制數(shù)數(shù)碼即可。例8－2解將二進(jìn)制數(shù)轉(zhuǎn)換成十六進(jìn)制數(shù)。

二進(jìn)制數(shù)0100

1011

十六進(jìn)制數(shù)4Ｂ即

2）將十六進(jìn)制正整數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)。將十六進(jìn)制數(shù)的每一位轉(zhuǎn)換為相應(yīng)的４位二進(jìn)制數(shù)即可。例8－3解

將轉(zhuǎn)換為二進(jìn)制數(shù)。

十六進(jìn)制數(shù)4Ｂ

二進(jìn)制數(shù)01001011（最高位為0可舍去）即

3、二－十進(jìn)制碼（BCD碼）

建立代碼與文字、符號(hào)或特定對(duì)象之間的一一對(duì)應(yīng)的關(guān)系稱(chēng)為編碼。所謂二－十進(jìn)制碼，指的是用十個(gè)四位二進(jìn)制數(shù)來(lái)分別表示十進(jìn)制數(shù)中的０～９十個(gè)數(shù)碼，簡(jiǎn)稱(chēng)BCD碼。

BCD碼的編碼方式有很多種,一般分有權(quán)碼和無(wú)權(quán)碼。

8421BCD碼是一種有權(quán)碼，8421就是指編碼中各位的位權(quán)分別是8、4、2、1。將十進(jìn)制數(shù)的每一位分別用4位二進(jìn)制碼表示出來(lái)，所構(gòu)成的數(shù)稱(chēng)為二－十進(jìn)制數(shù)。

例

三、基本邏輯關(guān)系1.邏輯代數(shù)（1）邏輯代數(shù)、邏輯變量自然界中，許多現(xiàn)象都存在著對(duì)立的兩種狀態(tài)，為了描述這種相互對(duì)立的狀態(tài)，往往采用僅有兩個(gè)取值的變量來(lái)表示，這種二值變量就稱(chēng)為邏輯變量。邏輯變量可以用字母Ａ、Ｂ、Ｃ、…Ｘ、Ｙ、Ｚ等來(lái)表示，但邏輯變量只有兩個(gè)不同的取值，分別是邏輯０和邏輯１。邏輯代數(shù)就是用以描述邏輯關(guān)系、反映邏輯變量運(yùn)算規(guī)律的數(shù)學(xué)。它是分析和設(shè)計(jì)邏輯電路所采用的一種數(shù)學(xué)工具。

（2）基本的邏輯關(guān)系及其運(yùn)算基本的邏輯關(guān)系有“與”、“或”、“非”三種。

1）與邏輯和與運(yùn)算只有當(dāng)決定某一種結(jié)果的所有條件都具備時(shí)，這個(gè)結(jié)果才能發(fā)生，這種邏輯關(guān)系稱(chēng)為與邏輯關(guān)系，簡(jiǎn)稱(chēng)與邏輯。例如，把兩只開(kāi)關(guān)和一只燈泡串聯(lián)接到電源上，只有當(dāng)兩只開(kāi)關(guān)都閉合時(shí)，燈泡才能亮，只要有一個(gè)開(kāi)關(guān)斷開(kāi)，燈就滅。因此燈亮和開(kāi)關(guān)的接通是與邏輯關(guān)系，可以用邏輯代數(shù)中的與運(yùn)算表示（用Ｙ代表燈泡的狀態(tài)、用Ａ、Ｂ分別代表兩只開(kāi)關(guān)的狀態(tài)），與運(yùn)算又稱(chēng)邏輯乘，記作Ｙ=Ａ·Ｂ或Ｙ=ＡＢ2）或邏輯和或運(yùn)算當(dāng)決定某一結(jié)果的幾個(gè)條件中，只要有一個(gè)或一個(gè)以上的條件具備，結(jié)果就發(fā)生，這種邏輯關(guān)系，就稱(chēng)為或邏輯關(guān)系，簡(jiǎn)稱(chēng)或邏輯。例如，把兩只開(kāi)關(guān)并聯(lián)再和一只燈泡串聯(lián)接到電源上，這樣只要有一個(gè)開(kāi)關(guān)接通，燈泡就亮。因此燈亮和開(kāi)關(guān)接通是或邏輯關(guān)系，可以用邏輯代數(shù)中的或運(yùn)算來(lái)表示）燈泡的狀態(tài)用Ｙ表示，開(kāi)關(guān)的狀態(tài)分別用Ａ、Ｂ表示）：Ｙ=Ａ+Ｂ3）非邏輯和非運(yùn)算如果條件與結(jié)果的狀態(tài)總是相反，則這樣的邏輯關(guān)系叫做非邏輯關(guān)系，簡(jiǎn)稱(chēng)非邏輯，或稱(chēng)為邏輯非。邏輯變量Ａ的邏輯非，表示為，讀作“Ａ非”或“Ａ反”，其表達(dá)式為：

（3）邏輯代數(shù)中的基本公式和定律

1）變量和常量的關(guān)系公式1公式1ˊ公式2公式2ˊ公式3公式3ˊ

2）與普通代數(shù)相似的定律交換律公式4公式4ˊ結(jié)合律公式5公式5ˊ分配律公式6公式6ˊ3）邏輯代數(shù)中的一些特殊定律重疊律公式7公式7ˊ反演律（摩根定律）公式8

公式8ˊ非非律（否定律或還原律）公式9

2、邏輯函數(shù)及其表示方法（1）邏輯函數(shù)的定義邏輯函數(shù)的定義和普通代數(shù)中函數(shù)的定義類(lèi)似。在邏輯電路中，如果輸入變量Ａ、Ｂ、Ｃ…的取值確定后，輸出變量Ｙ的值也被唯一確定了。那么，我們就稱(chēng)Ｙ是Ａ、Ｂ、Ｃ…的邏輯函數(shù)。邏輯函數(shù)的一般表達(dá)式可以寫(xiě)作：Ｙ＝Ｆ（Ａ，Ｂ，Ｃ，…）根據(jù)函數(shù)的定義：Ｙ＝Ａ·Ｂ、Ｙ＝Ａ＋Ｂ、Ｙ＝三個(gè)表達(dá)式反映的是三個(gè)基本的邏輯函數(shù)，表示Ｙ是Ａ、Ｂ的與函數(shù)、或函數(shù)、非函數(shù)。

（2）邏輯函數(shù)的表示方法

1）真值表真值表是將邏輯變量的各種可能的取值和相應(yīng)的函數(shù)值排列在一起而組成的表格。表9-2與門(mén)真值表

例如，圖8－2a所示是二極管與門(mén)電路。當(dāng)A、B全為高電平時(shí)，輸出才為高電平。

圖8－2二極管“與”門(mén)及其邏輯符號(hào)a）二極管與門(mén)電路b）與門(mén)邏輯符號(hào)

如果高電平用1表示，低電平用0表示，則可得與門(mén)真值表，見(jiàn)表8－2。111001010000YBA表8－2與門(mén)真值表

2）邏輯函數(shù)表達(dá)式邏輯函數(shù)表達(dá)式是用各變量的與、或、非邏輯運(yùn)算的組合表達(dá)式來(lái)表示邏輯函數(shù)的，簡(jiǎn)稱(chēng)邏輯表達(dá)式、函數(shù)式、表達(dá)式。與門(mén)電路輸出狀態(tài)Ｙ與輸入狀態(tài)Ａ、Ｂ的關(guān)系可表示為：該式表明，當(dāng)Ａ和Ｂ全為1時(shí)，輸出Ｙ才為1，這與它的真值表是相符的。

3）邏輯圖用規(guī)定的邏輯符號(hào)連接構(gòu)成的圖，稱(chēng)為邏輯圖。如圖8－2b所示為與門(mén)的邏輯符號(hào)，也是與邏輯的邏輯符號(hào)。每一種邏輯運(yùn)算都可以用一種邏輯符號(hào)來(lái)表示，只要能得到邏輯函數(shù)的表達(dá)式，就可以轉(zhuǎn)換為邏輯圖。由于邏輯符號(hào)也代表邏輯門(mén)，和電路器件是相對(duì)應(yīng)的，所以，邏輯圖也稱(chēng)為邏輯電路圖。第二節(jié)門(mén)電路

在邏輯電路中，電平的高低是相互對(duì)立的邏輯狀態(tài)，可用邏輯１和邏輯０分別表示。通常，我們用邏輯１表示高電平，用邏輯０表示低電平。

1．二極管與門(mén)電路二極管與門(mén)電路見(jiàn)圖8－2，邏輯功能為“有0出0，全1出1”。

圖8－2二極管“與”門(mén)及其邏輯符號(hào)a）二極管與門(mén)電路b）與門(mén)邏輯符號(hào)一、基本邏輯門(mén)電路

2.二極管或門(mén)電路如圖8－3所示為二極管或門(mén)電路及邏輯符號(hào)，圖8－3b也是或邏輯的邏輯符號(hào)?；蜷T(mén)電路的真值表見(jiàn)表8－3。 或門(mén)的邏輯功能為：“有1出1，全0出0”。表9-2與門(mén)真值表圖8－3二極管“或”門(mén)及其邏輯符號(hào)a）二極管或門(mén)電路b）或門(mén)邏輯符號(hào)111101110000YBA表8－3或門(mén)電路真值表

3．非門(mén)電路（晶體管反相器）晶體三極管構(gòu)成的反相器電路如圖8－4所示。圖8－4反相器

圖中，輸出電平與輸入電平反相，輸出電平和輸入電平之間是非邏輯關(guān)系，該電路又稱(chēng)為非門(mén)。圖8－4b為非門(mén)的邏輯符號(hào)，也是非邏輯的邏輯符號(hào)。二、復(fù)合邏輯門(mén)電路

一個(gè)邏輯函數(shù)可以有不同的表達(dá)式，除了與或表達(dá)式外還有或與表達(dá)式、與非—與非表達(dá)式、或非—或非表達(dá)式、與或非表達(dá)式等。例如：與或表達(dá)式或與表達(dá)式與非—與非表達(dá)式或非—或非表達(dá)式與或非表達(dá)式可以分別列出每個(gè)表達(dá)式的真值表來(lái)證明這些等式是成立的。同一邏輯函數(shù)采用不同的表達(dá)式可以用不同的邏輯門(mén)來(lái)實(shí)現(xiàn)。

復(fù)合門(mén)，就是把與門(mén)，或門(mén)和非門(mén)結(jié)合起來(lái)作為一個(gè)門(mén)電路來(lái)使用。常用的復(fù)合門(mén)及其邏輯符號(hào)、代數(shù)式如圖8－5所示。圖8－5復(fù)合門(mén)電路a)與非門(mén)b)或非門(mén)c)與或非門(mén)d)異或門(mén)=

根據(jù)函數(shù)的不同表達(dá)式，可得函數(shù)Ｌ的邏輯圖如圖8－6所示，同一邏輯函數(shù)可以用不同的邏輯門(mén)來(lái)實(shí)現(xiàn)。圖8－6函數(shù)的邏輯圖

a)b)c)

d)e)三、集成邏輯門(mén)電路

1、晶體管—晶體管集成邏輯門(mén)電路（TTL電路）

TTL電路全稱(chēng)為晶體管—晶體管集成邏輯門(mén)電路，簡(jiǎn)稱(chēng)TTL電路。TTL電路有不同系列的產(chǎn)品，我們以STTL電路為例，介紹TTL電路。（1）TTL與非門(mén)電路

74LS00是一種四2輸入的與非門(mén)，其內(nèi)部有四個(gè)兩輸入端的與非門(mén)，其電路圖和引腳圖如圖8－7所示。圖8－7與非門(mén)74LS00LSTTL與非門(mén)電路由輸入級(jí)，中間倒相級(jí)和輸出級(jí)三部分組成。當(dāng)電路的任一輸入端有低電平時(shí)，輸出為高電平；當(dāng)輸入全為高電平時(shí)，輸出為低電平；即有0出1，全1出0。電路輸出與輸入之間為與非邏輯關(guān)系，即：

返回

在LSTTL電路內(nèi)部，為了提高工作速度，采用了肖特基三極管，肖特基三極管的符號(hào)如圖8－8所示。肖特基三極管的主要特點(diǎn)是開(kāi)關(guān)時(shí)間短，工作速度高。圖8－8肖特基三極管符號(hào)

（2）TTL門(mén)電路的主要參數(shù)門(mén)電路的參數(shù)反映著門(mén)電路的特性，是合理使用門(mén)電路的重要依據(jù)。

1）輸出高電平是指輸入端有一個(gè)或一個(gè)以上為低電平時(shí)的輸出高電平值。

2）輸出低電平是指輸入端全部接高電平時(shí)的輸出低電平值。

3）輸入短路電流是指輸入端有一個(gè)接地，其余輸入端開(kāi)路時(shí)，流入接地輸入端的電流。

4）高電平輸入電流是指一個(gè)輸入端接高電平，其余輸入端接地時(shí)，流入該輸入端的電流。

5）輸入高電平最小值當(dāng)輸入電平高于該值時(shí)，輸入的邏輯電平即為高電平。6）輸入低電平最大值只要輸入電平低于，輸入端的邏輯電平即為低電平。

7）平均傳輸時(shí)間TTL電路中的二極管和晶體管在進(jìn)行狀態(tài)轉(zhuǎn)換時(shí)，即由導(dǎo)通狀態(tài)轉(zhuǎn)換為截止?fàn)顟B(tài)，或由截止?fàn)顟B(tài)轉(zhuǎn)換為導(dǎo)通狀態(tài)時(shí)，都需要一定的時(shí)間，這段時(shí)間叫做二極管和晶體管的開(kāi)關(guān)時(shí)間。同樣，門(mén)電路的輸入狀態(tài)改變時(shí)，其輸出狀態(tài)的改變也要滯后一段時(shí)間。是指電路在兩種狀態(tài)間相互轉(zhuǎn)換時(shí)所需時(shí)間的平均值。例8－4解圖8－9為74LS00與非門(mén)構(gòu)成的電路，Ａ端為信號(hào)輸入端，Ｂ端為控制端，試根據(jù)其輸入波形畫(huà)出其輸出波形。

圖8－9例8－4

可以看出，在Ｂ=1期間，輸出信號(hào)和輸入信號(hào)的波形相同，所以該電路可作為數(shù)字頻率計(jì)的受控傳輸門(mén)。（3）TTL其它類(lèi)型的門(mén)電路

1）或非門(mén)74LS2774LS27是一種三3輸入或非門(mén)。內(nèi)部有三個(gè)獨(dú)立的或非門(mén)，每個(gè)或非門(mén)有三個(gè)輸入端，圖8－10為它的邏輯符號(hào)與引腳圖。或非門(mén)的邏輯關(guān)系為：有高出低，全低出高，即：圖8－1074LS27或非門(mén)電路a）邏輯符號(hào)b）引腳圖74LS27中或非門(mén)有三個(gè)輸入端，若用它實(shí)現(xiàn)，對(duì)多余的輸入端可以接地或與有用端并接，另外，也可以把它當(dāng)作非門(mén)使用，如圖8－11所示。圖中：；成和；。圖8－11或非門(mén)無(wú)用端的處理2）異或門(mén)74LS8674LS86是一種四異或門(mén)，內(nèi)部有四個(gè)異或門(mén)。其邏輯符號(hào)如圖8－12所示。邏輯表達(dá)式為：，異或門(mén)的邏輯功能為：輸入相異時(shí)，輸出為1；輸入相同時(shí)，輸出為0。圖8－12異或門(mén)邏輯符號(hào)

圖8－13所示電路為異或門(mén)構(gòu)成的正碼/反碼電路。Ｂ＝0時(shí)，輸出=，輸出與輸入相等，輸出為二進(jìn)制碼的原碼（即正碼）。當(dāng)Ｂ＝1時(shí)，輸出，輸出與輸入相反，輸出為輸入二進(jìn)制碼的反碼。圖8－13異或門(mén)構(gòu)成的正碼/反碼電路2、CMOS集成門(mén)電路

MOS電路工作速度較低，但具有集成度高、功耗低、工藝簡(jiǎn)單等優(yōu)點(diǎn)。在MOS電路中，應(yīng)用最廣泛的是CMOS電路。（1）CMOS反相器

CMOS反相器電路如圖8－14所示。

CMOS反相器中常用的有六反相器CD4069。圖8－14CMOS反相器及其等效電路a）電路b）輸入為低電平時(shí)的等效電路c）輸入為高電平時(shí)的等效電路CMOS反相器的電壓傳輸特性如圖8－15所示圖8－15CMOS反相器電壓傳輸特性

（2）其它邏輯功能的CMOS門(mén)

1）CMOS或非門(mén)CD4025是一種三3輸入或非門(mén)。它內(nèi)部有三個(gè)或非門(mén)，每個(gè)或非門(mén)有三個(gè)輸入端。

2）CMOS與非門(mén)CD4011是一種四2輸入與非門(mén)，其內(nèi)部有四個(gè)與非門(mén)，每個(gè)與非門(mén)有兩個(gè)輸入端。

組合邏輯電路的分析方法

按電路邏輯功能的特點(diǎn)來(lái)分，數(shù)字電路可分為組合邏輯電路和時(shí)序邏輯電路。若電路的任一時(shí)刻的輸出都只取決于該時(shí)刻的輸入狀態(tài)，而與輸入信號(hào)作用之前的電路原來(lái)的狀態(tài)無(wú)關(guān)，則該數(shù)字電路稱(chēng)為組合邏輯電路。組合邏輯電路分析的一般步驟是：

1.根據(jù)邏輯圖，從輸入到輸出，逐級(jí)寫(xiě)出邏輯表達(dá)式，直至寫(xiě)出輸出信號(hào)的邏輯函數(shù)表達(dá)式。

2.根據(jù)輸出信號(hào)的邏輯函數(shù)表達(dá)式列真值表。

3.根據(jù)真值表，分析電路的邏輯功能。第三節(jié)集成組合邏輯電路簡(jiǎn)介一、編碼器

在數(shù)字系統(tǒng)中，常常需要把某種具有特定意義的輸入信號(hào)（例如數(shù)字、字符或某種控制信號(hào)等），編成相應(yīng)的若干位二進(jìn)制代碼來(lái)處理，這一過(guò)程稱(chēng)為編碼。能夠?qū)崿F(xiàn)編碼的電路稱(chēng)為編碼器。

1．二進(jìn)制編碼器（1）二進(jìn)制編碼器的基本要求以三位二進(jìn)制編碼器為例，其編碼器示意圖如圖8－16所示。圖8－16三位二進(jìn)制編碼器示意圖

三位二進(jìn)制編碼器真值表見(jiàn)表8－4。表8－4三位二進(jìn)制編碼器真值表輸入輸出I0I1I2I3I4I5I6I7Y2Y1Y00000000111100000010110000001001010000100010000010000011001000000100100000000110000000000

（2）8位優(yōu)先編碼器在8線(xiàn)-3線(xiàn)編碼器中，不允許同時(shí)有兩個(gè)以上的信號(hào)輸入（輸入端為1），否則，將使編碼器輸出發(fā)生混亂。為解決這一問(wèn)題，一般都把編碼器設(shè)計(jì)成優(yōu)先編碼器。

CD4532是一種常用的8線(xiàn)-3線(xiàn)優(yōu)先編碼器，其邏輯框圖如圖8－17所示，真值表見(jiàn)表8－5。圖8－178線(xiàn)-3線(xiàn)優(yōu)先編碼器CD4532邏輯框圖

0

0001

0000000110

0011

0000001×10

0101

000001××10

0111

00001×××10

1001

0001××××10

1011

001×××××10

1101

01××××××10

1111

1×××××××11

00000000000010

0000××××××××0輸出輸入表8－5CD4532真值表

從它的真值表可以看出，除8個(gè)編碼輸入信號(hào)外，還有一個(gè)使能輸入端，為使能輸出端，為擴(kuò)展輸出端。

2．10線(xiàn)-4線(xiàn)8421BCD碼優(yōu)先編碼器

10線(xiàn)-4線(xiàn)8421BCD碼優(yōu)先編碼器有10個(gè)輸入端，每一個(gè)輸入端對(duì)應(yīng)著一個(gè)十進(jìn)制數(shù)（0

9），其輸出端輸出的是輸入信號(hào)相應(yīng)的BCD碼。為防止輸出產(chǎn)生混亂，該編碼器通常都設(shè)計(jì)成優(yōu)先編碼器。

CD40147是一種標(biāo)準(zhǔn)型CMOS集成10線(xiàn)-4線(xiàn)8421BCD碼優(yōu)先編碼器。其邏輯框圖如圖8－18所示，其真值表見(jiàn)表8－6。圖8－1810線(xiàn)-4線(xiàn)編碼器CD40147邏輯框圖

輸入

輸出I0

I1I2I3I4I5I6I7I8I9Y3Y2Y1Y00000000000111110000000000000×1000000000001××100000000010×××10000000011××××1000000100×××××100000101××××××10000110×××××××1000111××××××××101000×××××××××11001表8－6CD40147的真值表二、譯碼器及顯示電路

譯碼是編碼的逆過(guò)程，也就是把二進(jìn)制代碼所表示的特定含義“翻譯”出來(lái)的過(guò)程。實(shí)現(xiàn)譯碼功能的電路稱(chēng)為譯碼器。

1．二進(jìn)制譯碼器（1）二進(jìn)制譯碼器的基本要求以三位二進(jìn)制譯碼為例，其譯碼器的示意圖如圖8－19所示，它也稱(chēng)為3線(xiàn)-8線(xiàn)譯碼器。其真值表如表8－7所示。圖8－19三位二進(jìn)制譯碼器示意圖

從真值表中可以看出，每一個(gè)輸出都對(duì)應(yīng)著一種輸入狀態(tài)的組合，所以也叫做狀態(tài)譯碼器。1000000011101000000011001000001010001000000100001000110000001000100000001010000000001000

輸出

輸入表8－7三位二進(jìn)制譯碼器真值表

（2）3線(xiàn)-8線(xiàn)譯碼器高速CMOS集成3線(xiàn)-8線(xiàn)譯碼器74HC138，其邏輯框圖如圖8－20所示，真值表見(jiàn)表8－8所示。圖8－2074HC138邏輯框圖輸入輸出0×××××11111111×1××××11111111××1×××111111111000000111111110000110111111100010110111111000111110111110010011110111100101111110111001101111110110011111111110表8－874HC138真值表利用74HC138的使能端、

利用74HC138的使能端、、，可以擴(kuò)展譯碼器輸入的變量數(shù)。圖8－21所示電路是由兩片74HC138構(gòu)成的4線(xiàn)-16線(xiàn)譯碼器。圖8－2174HC138構(gòu)成的4線(xiàn)-16線(xiàn)譯碼器2．二－十進(jìn)制譯碼器二－十進(jìn)制譯碼器就是能把某種二－十進(jìn)制代碼（即BCD碼）變換為相應(yīng)的十進(jìn)制數(shù)碼的組合邏輯電路，也稱(chēng)為4線(xiàn)-10線(xiàn)譯碼器。

74HC42是一種4線(xiàn)-10線(xiàn)譯碼器，其真值表和邏輯框圖見(jiàn)表8－9和圖8－22所示。當(dāng)輸入為1010～1111時(shí)，輸出端均為1，能自動(dòng)拒絕偽碼輸入。另外，74LS145，CD4028等也都是4線(xiàn)-10線(xiàn)譯碼器。圖8－2274HC42邏輯框圖111111111111111111111111011111111111111011111111111100111111111111110111111111110101無(wú)效輸入011111111110019101111111100018110111111111107111011111101106111101111110105111110111100104111111011111003111111101101002111111110110001111111111000000輸出輸入十進(jìn)制數(shù)表8－974HC42真值表

3．顯示譯碼器顯示譯碼器由兩大部分組成，一部分為譯碼器，另一部分是與顯示器相連接的功率驅(qū)動(dòng)器。（1）數(shù)碼顯示器在各種數(shù)碼管中，分段式數(shù)碼管是利用不同的發(fā)光段組合來(lái)顯示不同的數(shù)字，最常見(jiàn)的分段式數(shù)碼管是半導(dǎo)體發(fā)光二極管所構(gòu)成的半導(dǎo)體數(shù)碼管（也稱(chēng)LED數(shù)碼管）。

半導(dǎo)體數(shù)碼管內(nèi)部有兩種接法，即共陽(yáng)極接法和共陰極接法，BS201就是一種七段共陰極半導(dǎo)體數(shù)碼管（還帶有一個(gè)小數(shù)點(diǎn)），其管腳排列圖和內(nèi)部接線(xiàn)圖如圖8－23所示。

圖8－23共陰極半導(dǎo)體7段數(shù)碼管BS201a）管腳排列圖b）內(nèi)部電路圖BS204內(nèi)部是共陽(yáng)極接法，共陽(yáng)極接法的管腳排列圖和內(nèi)部接線(xiàn)圖如圖8－24所示，其外引腳排列圖與圖8－23基本相同（共陰輸出變?yōu)楣碴?yáng)輸出）。圖8－24共陽(yáng)極LED數(shù)碼管a）管腳排列圖b）內(nèi)部電路圖

各段筆劃的組合能顯示出十進(jìn)制數(shù)0～9及某些英文字母，如圖8－25所示。

圖8－25七段顯示的數(shù)字及英文字母圖形

半導(dǎo)體數(shù)碼管的優(yōu)點(diǎn)是工作電壓低（1.7～1.9Ｖ），體積小，可靠性高，壽命長(zhǎng)（大于一萬(wàn)小時(shí)），響應(yīng)速度快（優(yōu)于10ns），顏色豐富等，目前已有高亮度產(chǎn)品，缺點(diǎn)是耗電較大，工作電流一般為幾毫安至幾十毫安。

（2）七段顯示譯碼器分段式數(shù)碼管利用不同發(fā)光段的組合來(lái)顯示不同的數(shù)字，為了使數(shù)碼管能將數(shù)碼所代表的數(shù)顯示出來(lái)，必須首先將數(shù)碼譯出，然后經(jīng)驅(qū)動(dòng)電路控制對(duì)應(yīng)的顯示段的狀態(tài)。

74HC48是一種共陰BCD七段譯碼/驅(qū)動(dòng)器。

74HC48的邏輯框圖如圖8－26所示，其真值表見(jiàn)表8－10。圖8－2674HC48BCD共陰七段譯碼/驅(qū)動(dòng)器表8－1074HC48真值表數(shù)字功能輸入輸出顯示數(shù)字abcdefg012345678911111111111×××××××××000000001100001111000011001100010101010111111111111011010111111110011111011111111011011010101000101010001110110011111011101112131415111111××××××111111001111110011010101111111000100001000010000110110100010001110111110全暗××××××00000000全暗100×0×0×0×0×0101010101010101全暗

74HC48除基本輸入端和基本輸出端外，還有幾個(gè)輔助輸入輸出端：試燈輸入端，滅零輸入端，滅燈輸入/滅零輸出端