數(shù)字電路與系統(tǒng) （第4版）-教學(xué)日歷

教學(xué)日歷（20xx～20xx學(xué)年第x學(xué)期）開課學(xué)院開課專業(yè)講授學(xué)時(shí)32課程名稱數(shù)字電路與系統(tǒng)（第4版）授課教師實(shí)踐/實(shí)驗(yàn)學(xué)時(shí)32授課年級(jí)授課班級(jí)總學(xué)時(shí)64使用教材《數(shù)字電路與系統(tǒng)（第4版）》參考書目《數(shù)字電路與系統(tǒng)（第4版）》校歷周次授課內(nèi)容分章節(jié)題目第1周第1章數(shù)字邏輯基礎(chǔ)（4學(xué)時(shí)）1.1概述、1.2數(shù)制與編碼（2學(xué)時(shí)）1.3邏輯代數(shù)與運(yùn)算法則（1學(xué)時(shí)）1.4邏輯函數(shù)的標(biāo)準(zhǔn)形式（1學(xué)時(shí)）第2周第1章數(shù)字邏輯基礎(chǔ)（2學(xué)時(shí)）1.5邏輯函數(shù)的公式化簡(jiǎn)法、1.6邏輯函數(shù)的卡諾圖化簡(jiǎn)法（2學(xué)時(shí)）第2章邏輯門電路（2學(xué)時(shí)）2.1概述、2.2邏輯門電路介紹（1學(xué)時(shí)）2.3TTL邏輯門電路（1學(xué)時(shí)）第3周第2章邏輯門電路（3學(xué)時(shí)）2.3TTL邏輯門電路（1學(xué)時(shí)）2.4MOS門電路、2.5TTL與CMOS電路的連接、2.6TTL、CMOS常用芯片介紹（2學(xué)時(shí)）第3章組合邏輯電路（1學(xué)時(shí)）3.1組合邏輯電路分析、3.2組合邏輯電路設(shè)計(jì)（1學(xué)時(shí)）第4周第3章組合邏輯電路（4學(xué)時(shí)）3.3典型組合邏輯電路——編碼器（1學(xué)時(shí)）3.4典型組合邏輯電路——譯碼器（2學(xué)時(shí)）3.5典型組合邏輯電路——數(shù)據(jù)選擇器（1學(xué)時(shí)）第5周第3章組合邏輯電路（3學(xué)時(shí)）3.6典型組合邏輯電路——數(shù)值比較器（1學(xué)時(shí)）3.7典型組合邏輯電路——加法電路（1學(xué)時(shí)）3.8組合邏輯電路的競(jìng)爭(zhēng)冒險(xiǎn)（1學(xué)時(shí)）第4章觸發(fā)器（1學(xué)時(shí)）4.1電平觸發(fā)的觸發(fā)器（1學(xué)時(shí)）第6周第4章觸發(fā)器（4學(xué)時(shí)）4.1電平觸發(fā)的觸發(fā)器（1學(xué)時(shí)）4.2脈沖觸發(fā)的觸發(fā)器（1學(xué)時(shí)）4.3邊沿觸發(fā)的觸發(fā)器（1學(xué)時(shí)）4.4觸發(fā)器的分類和區(qū)別、4.5觸發(fā)器之間的轉(zhuǎn)換、4.6觸發(fā)器的典型應(yīng)用（1學(xué)時(shí)）第7周第5章時(shí)序邏輯電路（4學(xué)時(shí)）5.1時(shí)序邏輯電路的基本概念、5.2同步時(shí)序邏輯電路的一般分析方法（1學(xué)時(shí)）5.3同步時(shí)序邏輯電路的設(shè)計(jì)（2學(xué)時(shí)）5.4計(jì)數(shù)器（1學(xué)時(shí)）第8周第5章時(shí)序邏輯電路（4學(xué)時(shí)）5.4計(jì)數(shù)器（1學(xué)時(shí)）5.5寄存器（2學(xué)時(shí)）5.6序列信號(hào)發(fā)生器（1學(xué)時(shí)）第9周第6章脈沖波形的產(chǎn)生與變換（4學(xué)時(shí)）6.1矩形脈沖信號(hào)的基本參數(shù)、6.2555定時(shí)器（1學(xué)時(shí)）6.3施密特觸發(fā)器（2學(xué)時(shí)）6.4單穩(wěn)態(tài)觸發(fā)器（1學(xué)時(shí)）第10周第6章脈沖波形的產(chǎn)生與變換（3學(xué)時(shí)）6.4單穩(wěn)態(tài)觸發(fā)器（1學(xué)時(shí)）6.5多諧振蕩器（2學(xué)時(shí)）第7章數(shù)模轉(zhuǎn)換與模數(shù)轉(zhuǎn)換（1學(xué)時(shí)）7.1數(shù)模轉(zhuǎn)換電路（1學(xué)時(shí)）第11周第7章數(shù)模轉(zhuǎn)換與模數(shù)轉(zhuǎn)換（4學(xué)時(shí)）7.1數(shù)模轉(zhuǎn)換電路（1學(xué)時(shí)）7.2模數(shù)轉(zhuǎn)換電路（3學(xué)時(shí)）第12周第8章半導(dǎo)體存儲(chǔ)器及可編程邏輯器件（4學(xué)時(shí)）8.1半導(dǎo)體存儲(chǔ)器概述、8.2隨機(jī)存儲(chǔ)器(RAM)（2學(xué)時(shí)）8.3只讀存儲(chǔ)器(ROM)（1學(xué)時(shí)）8.4可編程邏輯器件(PLD)（1學(xué)時(shí)）第13周第8章半導(dǎo)體存儲(chǔ)器及可編程邏輯器件（2學(xué)時(shí)）8.4可編程邏輯器件(PLD)（2學(xué)時(shí)）第9章數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ)（2學(xué)時(shí)）9.1數(shù)字系統(tǒng)概述、9.2ASM圖表（1學(xué)時(shí)）9.3數(shù)字系統(tǒng)設(shè)計(jì)（1學(xué)時(shí)）第14周第9章數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ)（1學(xué)時(shí)）9.3數(shù)字系統(tǒng)設(shè)計(jì)（1學(xué)時(shí)）第10章硬件描述語言VerilogHDL（3學(xué)時(shí)）10.1VerilogHDL的基本知識(shí)（1學(xué)時(shí)）10.2VerilogHDL的基本元素（2學(xué)時(shí)）第15周第10章硬件描述語言VerilogHDL（4學(xué)時(shí)）10.3VerilogHDL的基本語句（2學(xué)時(shí)）10.4VerilogHDL程序設(shè)計(jì)實(shí)例（2學(xué)時(shí)）第16周第10章硬件描述語言VerilogHDL（4學(xué)時(shí)）10.4VerilogH