一文讀懂Zynq-7000能干什么及其設(shè)計(jì)流程

一文讀懂Zynq-7000能干什么及其設(shè)計(jì)流程Zynq-7000能干什么阿里云全新一代FPGA云服務(wù)器F3正式上線啦推開(kāi)zynq-7000的大門Vivado技巧：使用“獨(dú)立的”.dcp文件代替.xci文件基于FPGA灰度圖像的形態(tài)學(xué)腐蝕產(chǎn)學(xué)研聯(lián)手，F(xiàn)PGA云加速人工智能應(yīng)用大比拼開(kāi)擂基于vivadoHLS的幀差圖像實(shí)現(xiàn)基于FPGA的實(shí)時(shí)移動(dòng)目標(biāo)的追蹤基于FPGA的數(shù)字識(shí)別的實(shí)現(xiàn)詳解EDDP：一款開(kāi)源的電機(jī)控制開(kāi)發(fā)平臺(tái)1背景知識(shí)在2010年4月硅谷舉行的嵌入式系統(tǒng)大會(huì)上，賽靈思發(fā)布了可擴(kuò)展處理平臺(tái)的架構(gòu)詳情，這款基于無(wú)處不在的ARM處理器的SoC可滿足復(fù)雜嵌入式系統(tǒng)的高性能、低功耗和多核處理能力要求。賽靈思可擴(kuò)展處理平臺(tái)芯片硬件的核心本質(zhì)就是將通用基礎(chǔ)雙ARMCortex-A9MPCore處理器系統(tǒng)作為“主系統(tǒng)”，結(jié)合低功耗28nm工藝技術(shù)，以實(shí)現(xiàn)高度的靈活性、強(qiáng)大的配置功能和高性能。由于該新型器件的可編程邏輯部分基于賽靈思28nm7系列FPGA，因此該系列產(chǎn)品的名稱中添加了“7000”，以保持與7系列FPGA的一致性，同時(shí)也方便日后本系列新產(chǎn)品的命名。1.1什么是SOC

SoC這個(gè)術(shù)語(yǔ)常用于指專用集成電路（ApplicationSpecificIntegratedCircuit，ASIC），它上面可以有數(shù)字的、模擬的和射頻的元件，和混合信號(hào)模塊組合起來(lái)來(lái)實(shí)現(xiàn)模擬-數(shù)字轉(zhuǎn)換和數(shù)字-模擬轉(zhuǎn)換（ADC和DAC）。單就數(shù)字部分而言，一塊SoC可以組合上數(shù)字系統(tǒng)所有的功能：處理、高速邏輯、接口、存儲(chǔ)器等等。所有這些功能也可以用物理上分立的器件來(lái)實(shí)現(xiàn)，然后在印刷電路板（PCB）的層面上組合起來(lái)。SoC的解決方案成本更低，能在不同的系統(tǒng)單元之間實(shí)現(xiàn)更快更安全的數(shù)據(jù)傳輸，具有更高的整體系統(tǒng)速度、更低的功耗、更小的物理尺寸和更好的可靠性。事實(shí)上有一大堆無(wú)可辯駁的理由來(lái)說(shuō)明SoC比等價(jià)的分立元件系統(tǒng)要強(qiáng)！可以看一下圖1和圖2，這是關(guān)于板上系統(tǒng)和片上系統(tǒng)的簡(jiǎn)單圖形化比較。圖1板上系統(tǒng)圖2片上系統(tǒng)1.2嵌入式SoC的簡(jiǎn)單剖析

處理器可以被看作是硬件系統(tǒng)的中央單元。軟件系統(tǒng)（軟件“棧”）是運(yùn)行在處理器上的，由應(yīng)用程序（通常是基于操作系統(tǒng)的）和一個(gè)更低的與硬件系統(tǒng)打交道的軟件功能層組成的。系統(tǒng)單元之間的通信是通過(guò)互聯(lián)進(jìn)行的。這種互聯(lián)可能是直接的、點(diǎn)對(duì)點(diǎn)鏈接，也可能是服務(wù)于多個(gè)單元的總線。如果是后者，就需要協(xié)議來(lái)管理總線訪問(wèn)。注意的是，盡管圖3所示是有外設(shè)連接著的單一總線，但是一個(gè)處理器可以具有多個(gè)總線連接。

圖3嵌入式SoC的硬件系統(tǒng)架構(gòu)

圖4給出了把圖3所示的硬件系統(tǒng)映射到圖2所描繪的Zynq芯片上的樣子兩者的架構(gòu)都被大大地簡(jiǎn)化了，因?yàn)槟壳拔覀兊哪繕?biāo)只是從高層闡述嵌入式SoC是如何映射在Zynq芯片上的。PS具有固定的架構(gòu)，承載了處理器和系統(tǒng)存儲(chǔ)區(qū)，而PL完全是靈活的，給了設(shè)計(jì)者一面“空白畫布”來(lái)創(chuàng)建定制的外設(shè)，或重用標(biāo)準(zhǔn)外設(shè)。互聯(lián)是通過(guò)連接了PS和PL的AXI接口來(lái)實(shí)現(xiàn)的。

圖4軟件系統(tǒng)、硬件系統(tǒng)和Zynq架構(gòu)之間的關(guān)系

2硬件介紹圖5

Zynq處理器系統(tǒng)

如圖5所示，所有的Zynq芯片都有相同的基本架構(gòu)。主要由兩大部分組成PS（ProcessingSystem）和PL（ProgrammableLogic）組成。2.1PS端

作為處理器系統(tǒng)的基礎(chǔ)，所有的芯片都包含了一顆雙核ARMCortex-A9處理器。這是一顆“硬”處理器——它是芯片上專用而且優(yōu)化過(guò)的硅片元件。PS由APU（ApplicationProcessingUnit，APU）、擴(kuò)展外設(shè)接口、存儲(chǔ)器接口、互聯(lián)接口、時(shí)鐘發(fā)生電路、以及cache存儲(chǔ)器等電路組成。這里重點(diǎn)介紹一下APU。圖6應(yīng)用處理器單元（APU）的框圖

如圖6所示，APU(應(yīng)用處理器單元)主要是由兩個(gè)ARM處理核組成的，每個(gè)都關(guān)聯(lián)了一些可計(jì)算的單元：一個(gè)NEONTM媒體處理引擎（MediaProcessingEngine，MPE）和浮點(diǎn)單元（FloatingPointUnit，F(xiàn)PU）；一個(gè)內(nèi)存管理單元（MemoryManagementUnit，MMU）；和一個(gè)一級(jí)cache存儲(chǔ)器（分為指令和數(shù)據(jù)兩個(gè)部分）。APU里還有一個(gè)二級(jí)cache存儲(chǔ)器，再往下還有片上存儲(chǔ)器（OnChipMemory，OCM）。最后，由一個(gè)一致性控制單元（SnoopControlUnit，SCU）在ARM核和二級(jí)cache及OCM存儲(chǔ)器之間形成了橋連接，這個(gè)單元還部分負(fù)責(zé)與PL對(duì)接，圖中沒(méi)有標(biāo)出這個(gè)接口。

2.2PL端

Zynq架構(gòu)的第二個(gè)主要部分是可編程邏輯。這是基于Artix?-7和Kintex?-7的FPGA組件的。圖7描繪了Zynq芯片的PL部分，其中幾個(gè)功能被高亮了出來(lái)。PL主要是由通用FPGA邏輯部分組成的，這個(gè)FPGA是由邏輯片和可配置邏輯塊（ConfigurableLogicBlock，CLB）組成的，另外還有用于接口的輸入/輸出塊（Input/OutputBlock，IOB）（注意這些都是Xilinx專有的術(shù)語(yǔ)）。

圖7邏輯部分及其組成單元

可配置邏輯塊(CLB)—CLB是邏輯單元的小規(guī)模、普通編組，在PL中排列為一個(gè)二維陣列，通過(guò)可編程互聯(lián)連接到其他類似的資源。每個(gè)CLB里包含兩個(gè)邏輯片，并且緊鄰一個(gè)開(kāi)關(guān)矩陣。片（Slice）—CLB里的一個(gè)子單元，里面有實(shí)現(xiàn)組合和時(shí)序邏輯電路的資源。Zynq的片是由4個(gè)查找表、8個(gè)觸發(fā)器和其他一些邏輯所組成的。查找表（LookupTable，LUT）—一個(gè)靈活的資源，可以實(shí)現(xiàn)（一）至多6個(gè)輸入的邏輯函數(shù)；（二）一小片只讀存儲(chǔ)器（ROM）；（三）一小片隨機(jī)訪問(wèn)存儲(chǔ)器（RAM）；或（四）一個(gè)移位寄存器。LUT可以按需組合起來(lái)形成更大的邏輯函數(shù)、存儲(chǔ)器或移位寄存器。觸發(fā)器（Flip-flop，F(xiàn)F）—一個(gè)實(shí)現(xiàn)1位寄存的時(shí)序電路，帶有復(fù)位功能。FF的一種用處是實(shí)現(xiàn)鎖存。開(kāi)關(guān)矩陣（SwitchMatrix）—每個(gè)CLB旁都有一個(gè)開(kāi)關(guān)矩陣，實(shí)現(xiàn)靈活的布線功能來(lái)（一）連接CLB內(nèi)的單元；或（二）把一個(gè)CLB與PL內(nèi)的其他資源連接起來(lái)。

進(jìn)位邏輯（CarryLogic）—算術(shù)電路需要在相鄰的片之間傳遞信號(hào)，這就是通過(guò)進(jìn)位邏輯來(lái)實(shí)現(xiàn)的。進(jìn)位邏輯把布線和復(fù)用器組成鏈條來(lái)連接一個(gè)垂直列上的片。輸入/輸出塊（Input/OutputBlocks，IOB）—IOB實(shí)現(xiàn)了PL邏輯資源之間的對(duì)接，并且提供物理設(shè)備“焊盤”來(lái)連接外部電路。每個(gè)IOB可以處理一位的輸入或輸出信號(hào)。IOB通常位于芯片的周邊。

3設(shè)計(jì)流程圖8

Zyn