基于FPGA技術(shù)的紅外實(shí)時(shí)采集系統(tǒng)設(shè)計(jì)

基于FPGA技術(shù)的紅外實(shí)時(shí)采集系統(tǒng)設(shè)計(jì)摘要：介紹了一種基于FPGA技術(shù)的紅外視頻采集系統(tǒng)組成架構(gòu)，給出了各功能模塊的實(shí)現(xiàn)方法，包括主要的HDL代碼、SignaltapII波形以及QuartusII頂層原理，并制作電路板進(jìn)行調(diào)試，最終的紅外圖像通過VGA實(shí)時(shí)顯示。結(jié)果表明該系統(tǒng)能充分利用FPGA技術(shù)的優(yōu)勢，具有擴(kuò)展性好、控制靈活、開發(fā)周期短等特點(diǎn)。1系統(tǒng)架構(gòu)紅外視頻監(jiān)測系統(tǒng)的FPGA部分由5個(gè)模塊組成，分別是I2C配置模塊、圖像采集模塊、YUV2RGB模塊、SRAM控制模塊、VGA控制模塊。配置模塊通過I2C總線來對ADV7181B芯片進(jìn)行配置。配置成功后，ADV7181B將產(chǎn)生圖像采集模塊所需的行場同步信號(hào)，并將紅外攝像頭輸入的復(fù)合視頻信號(hào)轉(zhuǎn)化為標(biāo)準(zhǔn)的NTSC／PAL制式，輸入到圖像采集模塊；圖像采集模塊用來提取YUV(BT656)圖像中的有效數(shù)據(jù)；YUV2RGB模塊將YUV圖像數(shù)據(jù)轉(zhuǎn)化為RGB格式以供VGA顯示；VGA控制模塊用來產(chǎn)生D／A芯片(ADV7123)工作的同步信號(hào)、圖像數(shù)據(jù)，以及控制圖像數(shù)據(jù)從SRAM中讀出。紅外視頻監(jiān)測系統(tǒng)框圖如圖1所示。

2系統(tǒng)硬件設(shè)計(jì)2．1I2C配置模塊ADV7181B是Analog公司的一款應(yīng)用廣泛的視頻解碼芯片。該芯片自動(dòng)監(jiān)測輸入的復(fù)合視頻信號(hào)，通過I2C總線配置接口，可選擇圖像輸出方式(NTSC／PAL等)，本文以輸出NTSC制式視頻圖像為例，給出了所需配置的寄存器地址和配置參數(shù)值，NTSC制式視頻圖像寄存器地址和配置參數(shù)值如表1所列。ADV7181B芯片作為I2C總線通信的從器件，其ALSB引腳電平的高低所對應(yīng)的器件地址是不同的，從器件讀寫地址如表2所列，本系統(tǒng)將ALSB引腳接地，寫地址設(shè)置為0x40，所有地址代碼用十六進(jìn)制表示。2．2圖像采集模塊NTSC默認(rèn)輸出的圖像為奇偶場交替輸出，數(shù)據(jù)信號(hào)和行場同步信號(hào)時(shí)序關(guān)系如圖2所示。奇偶場分別有253有效行，本文獲取其偶數(shù)場圖像用于傳輸和顯示。BT．656定義了一個(gè)并行的硬件接口，傳輸?shù)囊曨l圖像格式為YCbCr4：2：2(Y為亮度信號(hào)，Cb、Cr分別為藍(lán)色信號(hào)分量和紅色信弓分量)。一行圖像數(shù)據(jù)的有效像素為720，一個(gè)像素占用兩個(gè)字節(jié)，格式為CbYCrYCbYCrY。本文采用每兩個(gè)像素即每輸出CbYCrY獲取一組CbYCr，這一組數(shù)據(jù)通過移位寄存器得到3路8位的并行數(shù)據(jù)送入YUV2RGB模塊，此時(shí)有效像素被壓縮成360個(gè)。720×525的圖像數(shù)據(jù)通過本模塊的采集，可傳送的有效像素為360×253。一行圖像數(shù)據(jù)的起始／結(jié)束(SAV／EAV)和所在數(shù)據(jù)幀的位置是根據(jù)BT656圖像格式(即根據(jù)檢測到的ADV7181B輸出數(shù)據(jù)序列“FF，00，00．xy”)來判斷的。奇數(shù)場的有效行起始時(shí)xy為0xC7，結(jié)束時(shí)xy為0xDA；偶數(shù)場的有效行起始時(shí)xy為0x80，結(jié)束時(shí)xy為0x9D。xy各位含義如表3所列。最高位bit7為同定數(shù)據(jù)1，F(xiàn)=0表示偶數(shù)場，F(xiàn)=1表示奇數(shù)場；V=0表示該行為有效視頻數(shù)據(jù)，V=1表示該行無有效視頻數(shù)據(jù)；H=0表示為SAV信號(hào)(行起始)，H=1表示為EAV信號(hào)(行結(jié)束)；低4位為保護(hù)信號(hào)。圖3為SignaltapII觀測到的圖像數(shù)據(jù)采集時(shí)序。hactive_even高電平期間為有效圖像數(shù)據(jù)采集階段，yuvdin為從ADV7181B輸出的8位并行圖像數(shù)據(jù)．當(dāng)“FF0000ε0”到來時(shí)，開始采集偶數(shù)場圖像的一行有效像素，其中黑線分隔的reg1、reg2、reg3為提取的3路即將送入RGB轉(zhuǎn)化模塊的圖像數(shù)據(jù)。2．3YUV2RGB轉(zhuǎn)化模塊VGA顯示器所需的圖像數(shù)據(jù)為RGB格式，所以需要對YCrCb進(jìn)行轉(zhuǎn)化，轉(zhuǎn)化公式如下：

R=1．164(Y-16)+1．596(Cr-128)(1)

G=1．164(Y-16)-0．813(Cr-128)-0．392(Cb-128)(2)

B=1．164(Y-16)+2．017(Cb-128)(3)

浮點(diǎn)運(yùn)算需要大量的FPGA資源，進(jìn)而影響系統(tǒng)性能，本系統(tǒng)采用查找表來簡少FPGA運(yùn)算量，將上式中5個(gè)不同的系數(shù)分量分別編寫查找表。為進(jìn)一步簡化運(yùn)算將(1)式兩邊乘以2，以式(1)為例，查找表如下：設(shè)a=2×1．164Y．b=2×1．596Cr式(1)簡化為：2R=a+b-446。若(a+b)>446，則R分量值為(a+b446)／2；若(a+b)<446，則R分量值為0。

同理可算出G、B分量，即完成了YCrCb到RGB的轉(zhuǎn)化。由于SRAM數(shù)據(jù)線為