基于FPGA的HD-SDI下變換的研究與設(shè)計(jì)

基于FPGA的HD-SDI下變換的研究與設(shè)計(jì)摘要：實(shí)現(xiàn)了一種全集成可變帶寬中頻寬帶低通濾波器，討論分析了跨導(dǎo)放大器-電容(OTA-C)連續(xù)時(shí)間型濾波器的結(jié)構(gòu)、設(shè)計(jì)和具體實(shí)現(xiàn)，使用外部可口程□□□□□□□□□□□□□□,□□□ ADS□□□□□□□□□□□□□□□□□□□,□□□□□□□□□□□□ 1口26MHz,□□□□□□□35dB,帶內(nèi)波紋小于 0口5dB,采用1口8V電源，TSMC0口18pmCMOS工藝□□,□□□□ 21mW□頻響曲線接近理想狀態(tài)。關(guān)鍵詞： Butte摘要□□□□□□□FPGA□□□□□□□□□□□□□□□□□□□□□□法,利用重采樣等技術(shù)降低了圖像中每行的有效像素和垂直行,完成了 HD-SDI到SD-SDI□□□□□□□□□□□,□□□□□□□□□□□□□關(guān)鍵詞 FGPA；HD-SDI；下變換；重采樣隨著我國數(shù)字廣播電視技術(shù)的日趨成熟,電視臺采用高清數(shù)字串行信號(HD-SDI)下變□□□,□□□□□□□□□□ ASIC□□□□□□□□□□□□換,成本較高且系統(tǒng)的硬件電路設(shè)計(jì)復(fù)雜、移植性差、不容易升級。而利用FPGA□□,□□□□□□□□□□□□□□□□□□□□□□□,□□□□□□□□□□□□□□□□□□□□□,□□□□□□□□□ FPGA□□□□□技術(shù)的HD-SDI到SD-SDI□□□□□□□□□HD-SDI與HD-SDI與SD-SDI的區(qū)別根據(jù)ITU-RBT口709-3標(biāo)準(zhǔn)，我國規(guī)定為 1125／50掃描標(biāo)準(zhǔn),水平、垂直有效像素為□□,□□□□ Y的抽樣頻率為 74口頻率為 37口125MHz,采用10bit量化，□□□□□□□□□□ 74D25MBHSDI□□□□□□□□□□□□□□1920D1080,4：2：2口25MHz,□□□□□□ Cb口Cr的抽樣Y與Cb口Cr□□□□□□□道□□,-1；根據(jù) ITU-RBT口656□□,□□□清演播室信號接口規(guī)定為625清演播室信號接口規(guī)定為625／50掃描標(biāo)準(zhǔn),水平、垂直有效像素為720D576,4：2：2720D576,4：2：2編碼格式，亮度信號Y的抽樣頻率為13口5MHz,兩個色差信號 Cb口Cr□□□□□□信號 Cb口Cr□□□□□□6口75MHz，采用10bit□□,□□□□Y,Cb／Cr一個通道傳輸,并行數(shù)據(jù)傳輸率27MBH-1。2HD-SDI□□□□□□□□高清數(shù)字電視信號下變換的主要原理是一幀圖像中水平行與垂直像素點(diǎn)□□□□□□□□□□□□ FPGA為核心，HD-SDI□□□□□□□□□□FPGA,在FPGA□□□□□□□□□□□□□□□□ RAM□□□YC□□□□□SD-SDI□□□□□□□□□□□□□,□□□□ HD-SDI□□□□□FPGA中對□□□□□□□□□ VerilogHDL□□□□□□□, FPGA□□□□□□□□塊的流程圖,如圖 1所示。

1重采樣處理□□□□□□□,□ HD□□□□□□□□□□□ SD□□□□,□□別在垂直方向和水平方向上的有效視頻區(qū)去抽取有效像素點(diǎn)來實(shí)現(xiàn)圖像格式的轉(zhuǎn)換?？紤]到二維空間的數(shù)據(jù)計(jì)算量和復(fù)雜性，常用兩個一維濾波器實(shí)現(xiàn)二維空間的轉(zhuǎn)換，即先在垂直方向上抽值，然后再在水平方向上抽值，這樣減少計(jì)算復(fù)雜性，提高運(yùn)算速度。抽出的值可以是相鄰幾個樣點(diǎn)去抽一個。圖像下變換時(shí)，通過抽取濾波器抽取原有信號的取樣點(diǎn)值，增大采樣的□□□□,□□□□□□□□□□□□□□□□ 1920口1080□□□□□□標(biāo)清720D576□□,□□□□□□□□□□□□□□□□□□□□□ 4：2：2編碼的整數(shù)倍，所以本文主要通過以下兩個計(jì)算式抽取像素點(diǎn)來實(shí)現(xiàn)有效行處理原理：由視頻分量信號的特性，先找到一幀視頻信號的有效行，然后按式 (2)在高清一幀共 1080條有效行中按每 15行取8行循環(huán)抽取，從而得到標(biāo)清所要求的 576行的有效行。有效垂直像素點(diǎn)處理原理：找到一行數(shù)據(jù)中的有效圖像像素點(diǎn)，然后按式(1)在高清一行1920個有效像素點(diǎn)中按照 16個點(diǎn)取 6個點(diǎn)循環(huán)抽取，從而得到標(biāo)清所要求的 720個有效像素點(diǎn)。有效行處理與有效垂直像素點(diǎn)處理程序流程圖，如圖 2所示。3所示。由圖33所示。由圖3可以看出，C_rg4為C_in的nt=21□□□□□□□□□□□□□□□□□□□□□□□□□□SAV后□□□□□□□□□□Pix_ent□□□□□□□□□□□□□□□□□□□□□□□輸出。4個寄存器延時(shí)，行計(jì)數(shù) line_e-21行的數(shù)據(jù)，在檢測到有(計(jì)數(shù)值為Pix_ent),然后針對Y_out和C_outY、C字的存取RAM□□□□□□2口2所取字RAMY、C字的存取RAM□□□□□□□□□□□□□ RAM□□□□□□□□□□□□□□□□□□□□□□,由圖1可以看出，首先把重采樣針對高清信號行所取的構(gòu)造標(biāo)清信號所要有效像□□□□□□□□□□ RAM,□□□□□□□□□□□□ 720□□□□□□□□□□□□□ en信號給所取字 RAM□□□□□□□□ RAM□□□□□□□□□□□□□□□□□□ 27MHz去讀取所取 Y、C字RAM□□□□□□□□給YC復(fù)合模塊。YC復(fù)合模塊主要作用是把所得的色度信號 Y與色差信號CD□□□□□□□□□□□□□□□□ Y口C數(shù)據(jù)，其處理方式是根據(jù)輸入的有□□□□□□□□□ eno,用54MHz的時(shí)鐘去讀取 27MHz的Y和C數(shù)據(jù)，□□□□□□□,□□□ YC緩存RAM□□□□□□YC復(fù)合處理圖如4所示。YC緩存RAM□□□□□□□□□□□□□□□□□□□□□□□□□視頻信號一幀圖像中,其開始的場消隱時(shí)間比標(biāo)清視頻信號短,而有效行數(shù)據(jù)

RAM去緩RAM去緩□□□□□□□□□□□□□, YC緩存RAM□□□□□□□□□□□□□□作用，把54MHz□□□□□□ 27MHz□□□□□□□□□□□□□□□2D3標(biāo)清SDI□□□□□□□□標(biāo)清SDI□□□□□□□□□□□□□□□□□□□□□□□□ YC數(shù),□□□□□□□□□□□ SDI□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□ 27MHz□□□□□□□□□□□□□□□□□□準(zhǔn)碼(□□□□□□SAV□□□□□□□EAV)□□□□□□□□□□□□□□理過程的流程圖，如圖 5所示。標(biāo)清SDI□□□□□□□□□□□□□□□□□□□□□ 6所示。由圖6可以看出Y_in和C_in□□□□□□□□□□□□□□□□□□□□□□□視視頻并行數(shù)據(jù) q1(3FF、000、000、200為第一場有效視頻的起始 SAV，154h和131h為有效像素點(diǎn))。圖中l(wèi)ine=24為標(biāo)視頻的第一場中的有效行，data_in□□□□□□□□ YC緩存RAM□□□□□□addre□□□□□□□□數(shù)據(jù)。3驗(yàn)證□□□□□□□ AlteraCyClOne口系列 FPGA芯片EP3C25Q240實(shí)驗(yàn)平臺的驗(yàn)證。整個實(shí)驗(yàn)驗(yàn)證平臺結(jié)構(gòu)如圖 7所示，視頻信號處理流程簡要如下：□□□□□□HD-SDI□□□□□□□□□□□□□□□□□□□□□ 10bit的Y分量和10bit的C分量，高清分量信號進(jìn)入 FPGA□□□□□□□□□□10bit□□□□□YC□□□□□□□□□,□□□□□□□□再串化□ SD-SDI□□□□□□DA□□□□□□□CVBS□□□□□□□□□□□□□QUanUS□□□□□□□□□□□□□□ FPGA□□□□□□,□□□□□□,CVBS□□□□□□□□□□□,□□□□□□,□□□□□□□□□4結(jié)束語□□□□□□□□□□□ HD-SDI□□□□□□□□,□□□□