簡(jiǎn)易頻率特性測(cè)試儀

學(xué)校統(tǒng)一HEU-E-007學(xué)校名稱：隊(duì)長(zhǎng)**：隊(duì)員**：指導(dǎo)教師**：年月日簡(jiǎn)易頻率特性測(cè)試儀〔E題〕【本科組】摘要：簡(jiǎn)易頻率特性測(cè)試儀是以51單片機(jī)為控制核心的一種測(cè)量頻率的儀器，具有較寬的可測(cè)試帶寬。電路由正交掃頻信號(hào)源、被測(cè)網(wǎng)絡(luò)、混頻器、低通濾波器、ADC以及液晶顯示局部組成。正交掃頻信號(hào)源AD9854采用DDS技術(shù)產(chǎn)生高穩(wěn)定的頻率、相位、幅度可編程調(diào)制的正弦和余弦信號(hào)。被測(cè)網(wǎng)絡(luò)是一個(gè)RLC串聯(lián)諧振電路，其前后分別添加電壓跟隨器和電阻網(wǎng)絡(luò)使其與相鄰電路電阻匹配?；祛l器采用性能高，功耗低的SA602A，將信號(hào)源輸出的正余弦信號(hào)與經(jīng)過被測(cè)網(wǎng)絡(luò)出來的處理信號(hào)進(jìn)一步處理，產(chǎn)生高頻與低頻兩種信號(hào)。低通濾波器采用ma*274芯片過濾較高頻信號(hào)，外接元件少，參數(shù)調(diào)節(jié)方便，也具有良好的抗干擾性。ADC選用AD8317外置，提高AD轉(zhuǎn)換性能。整體電路實(shí)現(xiàn)了測(cè)量較高頻率信號(hào)的頻率測(cè)量及幅頻特性與相頻特性的顯示。關(guān)鍵詞：DDS技術(shù)、中頻正交解調(diào)原理、RLC振蕩電路。Abstract：Simplefrequencycharacteristictesterisametricalinstrumentwhichisoperatedby51singlechipputer,Ithasawidebandwidth.Thecircuitisposedoforthogonalfrequencysweepsignalsource,themeasurednetwork,mi*er,low-passfilter,ADCandliquidcrystaldisplaypart.OrthogonalfrequencysweepsignalsourceAD9854usingDDStechnologytoproducefrequency,phase,amplitudeandhighstabilityoftheprogrammablemodulationsineandcosinesignal.ThemeasurednetworkisaRLCseriesresonantcircuit,avoltagefollowerandtheresistornetworktomatchtheadjacentcircuitresistancerespectivelybeforeandafteraddingthe.Themi*eruseshighperformance,lowpowerSA602A,thesineandcosinesignalsourceoutputandtheprocessedsignalmeasurednetworkforfurtherprocessing,toproducehighandlowfrequencysignaltwo.LowpassfilterusingMA*274chipfilterhighfrequencysignals,lesse*ternalponents,easytoadjusttheparameters,andalsohasgoodanti-interferenceperformance.ADCuseAD8317e*ternal,enhanceADconversionperformance.Thewholecircuitofthedisplayfrequencymeasurementandtheamplitudefrequencycharacteristicmeasurementofhighfrequencysignalandthephasefrequencycharacteristic.Keywords：DDStechnology、Quadraturedemodulation,RLCoscillatingcircuit.目錄摘要------------------------------------------------------------------------------------1設(shè)計(jì)任務(wù)------------------------------------------------------------------------31.根本要求-------------------------------------------------------------------------32.發(fā)揮局部-------------------------------------------------------------------------3方案論證------------------------------------------------------------------------31.信號(hào)源的選擇--------------------------------------------42.放大器的選擇--------------------------------------------43.混頻器的選擇--------------------------------------------44.阻抗匹配------------------------------------------------55.整體方案確定--------------------------------------------5理論分析與計(jì)算------------------------------------------5測(cè)試結(jié)果與誤差分析--------------------------------------7結(jié)論、心得與體會(huì)----------------------------------------7附錄--------------------------------------------------------9設(shè)計(jì)任務(wù)1．根本要求制作一個(gè)正交掃頻信號(hào)源?！?〕頻率*圍為1MHz~40MHz，頻率穩(wěn)定度≤10-4；頻率可設(shè)置，最小設(shè)置單位100kHz?！?〕正交信號(hào)相位差誤差的絕對(duì)值≤5o，幅度平衡誤差的絕對(duì)值≤5%?！?〕信號(hào)電壓的峰峰值≥1V，幅度平坦度≤5%?！?〕可掃頻輸出，掃頻*圍及頻率步進(jìn)值可設(shè)置，最小步進(jìn)100kHz；要求連續(xù)掃頻輸出，一次掃頻時(shí)間≤2s。2．發(fā)揮局部〔1〕使用根本要求中完成的正交掃頻信號(hào)源，制作頻率特性測(cè)試儀。a.輸入阻抗為50?，輸出阻抗為50?；b.可進(jìn)展點(diǎn)頻測(cè)量；幅頻測(cè)量誤差的絕對(duì)值≤0.5dB，相頻測(cè)量誤差的絕對(duì)值≤5o；數(shù)據(jù)顯示的分辨率：電壓增益0.1dB，相移0.1o?！?〕制作一個(gè)RLC串聯(lián)諧振電路作為被測(cè)網(wǎng)絡(luò)，如圖2所示，其中Ri和Ro分別為頻率特性測(cè)試儀的輸入阻抗和輸出阻抗；制作的頻率特性測(cè)試儀可對(duì)其進(jìn)展線性掃頻測(cè)量。a.要求被測(cè)網(wǎng)絡(luò)通帶中心頻率為20MHz，誤差的絕對(duì)值≤5%；有載品質(zhì)因數(shù)為4，誤差的絕對(duì)值≤5%；有載最大電壓增益≥-1dB；b.掃頻測(cè)量制作的被測(cè)網(wǎng)絡(luò)，顯示其中心頻率和-3dB帶寬，頻率數(shù)據(jù)顯示的分辨率為100kHz；c.掃頻測(cè)量并顯示幅頻特性曲線和相頻特性曲線，要求具有電壓增益、相移和頻率坐標(biāo)刻度。圖1RLC串聯(lián)諧振電路其他。方案論證信號(hào)源的選擇方案一：采用反應(yīng)型LC振蕩原理，選擇適宜的電容、電感就能產(chǎn)生相應(yīng)的正弦信號(hào)。此方案器件比擬簡(jiǎn)單，但是難以到達(dá)高精度的程控調(diào)節(jié)，而且穩(wěn)定度不高，故不采用。方案二：采用DDS技術(shù)的根本原理。DDS技術(shù)是基于奈奎斯特采樣定理，將模擬信號(hào)進(jìn)展采集，經(jīng)量化后存入存儲(chǔ)器中，通過CPLD或者FPGA進(jìn)展尋址查表輸出波形的數(shù)據(jù)，再經(jīng)D/A轉(zhuǎn)換濾波即可恢復(fù)原波形。根據(jù)奈奎斯特采樣定理知，要使信號(hào)能夠恢復(fù)，必須滿足采樣頻率大于被采樣信號(hào)最高頻率的2倍，否則將產(chǎn)生混疊，經(jīng)D/A不能恢復(fù)原信號(hào)。此方案產(chǎn)生的波形比擬穩(wěn)定，在高頻輸出時(shí)會(huì)產(chǎn)生失真，而且電路比擬復(fù)雜，故不采用。方案三：直接采用DDS集成芯片。AD9854具有高達(dá)300MHz的系統(tǒng)時(shí)鐘，通過并行總線將數(shù)據(jù)寫入程序存放器，內(nèi)含可編程DDS系統(tǒng)和高速比擬器,能實(shí)現(xiàn)全數(shù)字編程控制的頻率合成。由于DDS集成芯片能到達(dá)要求，而且程控調(diào)節(jié)能夠方便實(shí)現(xiàn)，本設(shè)計(jì)采用方案三，作為1M～40MHz正弦信號(hào)發(fā)生。放大器的選擇方案一：由普通運(yùn)放芯片搭建的運(yùn)算放大器。這種方式計(jì)算簡(jiǎn)單，由電阻比值控制電壓放大倍數(shù)。但缺點(diǎn)是工作頻率*圍為低頻小信號(hào)，頻率過高波形產(chǎn)生失真。故不采用。圖2運(yùn)算放大電路方案二：采用美信公司的ma*2650。這種芯片內(nèi)部偏置，可在高頻下工作并有較高的固定增益，除此之外工作電路外圍元器件少，不需要連接電阻。基于以上方面的考慮，選擇ma*2650。混頻器的選擇方案一：搭建混頻電路。混頻電路可分為模擬相乘混頻器、二極管環(huán)形混頻器、三極管混頻器。圖3模擬相乘混頻器圖4二極管環(huán)形混頻器圖5三極管混頻器變頻器的失真有頻率失真和非線性失真。除此之外,還會(huì)產(chǎn)生各種非線性干擾,如組合頻率、穿插調(diào)制和互相調(diào)制等干擾。自己動(dòng)手搭建的電路不易完成準(zhǔn)確條件，調(diào)試電路中比擬費(fèi)時(shí)費(fèi)力。所以不選擇此方案。方案二：采用SA602A，是一個(gè)低功耗甚高頻單片雙平衡混頻器輸入放大器，頻率特性好,而且變頻器工作在非線性不太嚴(yán)重的區(qū)域,使之既能完成頻率變換,又能抑制各種干擾。結(jié)合種種優(yōu)點(diǎn)，選擇使用SA602A作為混頻器。4.阻抗匹配方案一：計(jì)算前一級(jí)的輸出阻抗和后一級(jí)的輸入阻抗，計(jì)算應(yīng)該增加的元件參數(shù)，把電容或電感與負(fù)載串聯(lián)起來，即可增加或減少負(fù)載的阻抗值。這種方法計(jì)算麻煩，容易算錯(cuò)，所以不選擇這種匹配。方案二：在兩極之間接入電壓跟隨器。由于電壓跟隨器的輸出電壓根本上等于輸入電壓，所以可以看成不改變信號(hào)值。而電壓跟隨器的輸入電阻可以看成無限大，輸出電阻可以看成無窮小，所以可以自動(dòng)完成電阻匹配。選擇這種方案。5.整體電路方案由以上各局部的討論與選擇，結(jié)合題中所給的框圖，我們將簡(jiǎn)易頻率特性測(cè)試儀的框圖畫在下面。圖6整體框圖理論分析與計(jì)算1.AD9854內(nèi)部包括一個(gè)具有48位相位累加器、一個(gè)可編程時(shí)鐘倍頻器、一個(gè)反sinc濾波器、兩個(gè)12位300MHzDAC，一個(gè)高速模擬比擬器以及接口邏輯電路。其主要性能特點(diǎn)如下：①高達(dá)300MHz的系統(tǒng)時(shí)鐘；②能輸出一般調(diào)制信號(hào)，F(xiàn)SK，BPSK，PSK，CHIRP，AM等；③100MHz時(shí)具有80dB的信噪比；④內(nèi)部有4*到20*的可編程時(shí)鐘倍頻器；⑤兩個(gè)48位頻率控制字存放器，能夠?qū)崿F(xiàn)很高的頻率分辨率。⑥兩個(gè)14位相位偏置存放器，提供初始相位設(shè)置。帶有100MHz的8位并行數(shù)據(jù)傳輸口或10MHz的串行數(shù)據(jù)傳輸口。用51單片機(jī)控制AD9854，由AD9854產(chǎn)生正交的兩路信號(hào)由于頻率*圍在1MHz-40MHz,頻率越高輸出的信號(hào)幅度將會(huì)越小，所以我們利用AD9854芯片自身的功能，通過編寫程序?qū)⒉煌l率段的幅度都限制到500mV以下。AD9854的模塊電路如下列圖：圖7AD9854原理圖信號(hào)由AD9854輸出，幅度小于500mV，于是在DDS后面接一級(jí)放大，使其峰峰值≥1V，此時(shí)用到的放大器為美信公司的ma*2650低功耗低噪聲甲類放大器，它的增益固定，不需要外圍電路過多擴(kuò)展，降低了噪聲的引入途徑和調(diào)試的難度。ma*2650用于從直流至900MHz，它有一個(gè)平坦的增益響應(yīng)。單+5V供電。MA*2650的低噪聲系數(shù)〔噪聲系數(shù)3.9dB〕和高驅(qū)動(dòng)能力〔輸入、輸出阻抗50Ω〕，使它非常適合用于各種傳輸接收、緩沖應(yīng)用。該器件采用內(nèi)部偏置，省去了外部偏置電阻或電感器。典型的應(yīng)用，唯一需要的外部元件就是輸入輸出隔離電容。輸入輸出耦合電容1C、2C的取值：3.余弦信號(hào)的另一條分支流入被測(cè)網(wǎng)絡(luò)。被測(cè)網(wǎng)絡(luò)由一個(gè)電阻、一個(gè)電容和一個(gè)電感組成。圖8被測(cè)網(wǎng)絡(luò)原理圖由題中要求，此電路的輸入阻抗和輸出阻抗分別為50歐。R的值應(yīng)該盡可能小，假設(shè)它的值為10歐，Q=w0L/r0=2πf0/R將Q=4，f0=20MHz，R=10帶入式，可以求得L=0.32uH又由w0=1/√LC將所得的L值帶入上式，求得C，C=199pF峰峰值大于1V的信號(hào)與從被測(cè)網(wǎng)絡(luò)出來的信號(hào)共同輸入SA602A，SA602A將兩個(gè)信號(hào)重新混頻輸出新頻率的信號(hào)。這個(gè)過程是利用了三角函數(shù)的積化和差原理。假設(shè)信號(hào)Acocwt經(jīng)過被測(cè)網(wǎng)絡(luò)之后輸出為KAcos〔wt+θ〕，也就是說混頻器SA602A的兩個(gè)輸入端分別為Acocwt和KAcos〔wt+θ〕。三角形的積化和差公式為所以I路輸出為〔1/2〕KA2[cos(2wt+θ)+cosθ],通過低通濾波器將高頻局部濾掉，剩下一路直流量。Q路的根據(jù)積化和差公式同理進(jìn)展計(jì)算。5.低通濾波器出來的直流量流入ADC，單片機(jī)再次采集數(shù)據(jù)控制液晶顯示頻顯示頻率及幅頻特性曲線和相頻特性曲線。測(cè)試結(jié)果與誤差分析AD9854由于快遞問題，結(jié)題當(dāng)天才收到自制模塊板，故沒來得及調(diào)試成功。對(duì)被測(cè)網(wǎng)絡(luò)局部進(jìn)展測(cè)試，使用DDS函數(shù)信號(hào)發(fā)生器模擬輸出1VPP信號(hào)，調(diào)試電路。最終的測(cè)試結(jié)果為：頻率〔MHz〕輸出幅度〔mV〕20.647618.2476*0.70723.5476*0.707測(cè)試得到當(dāng)頻率為20.6MHz時(shí)，輸出的電壓幅值最大，為476mV，所以中心頻率為20.6MHz，誤差為|20.6-20|/20*100%=3%，滿足“要求被測(cè)網(wǎng)絡(luò)通帶中心頻率為20MHz，誤差的絕對(duì)值≤5%〞要求。當(dāng)電壓為中心頻率時(shí)的電壓值的0.707倍，即為337mV時(shí)，測(cè)得兩個(gè)相對(duì)應(yīng)的頻率分別為18.2和23.5MHz，則實(shí)際帶寬為23.5-18.2=5.3MHz.而理論值應(yīng)為Bw=f0/Q=20.6/4=5.15MHz。誤差為|5.3-5.15|/5.15&100%=2.9%,滿足“有載品質(zhì)因數(shù)為4，誤差的絕對(duì)值≤5%〞要求。有載最大電壓增益=20lg|476/500|=-0.43，滿足“有載最大電壓增益≥-1dB〞要求。結(jié)論、心得與體會(huì)今年，我們?nèi)齻€(gè)人組隊(duì)參加了全國電子設(shè)計(jì)大賽，經(jīng)過了初賽，校內(nèi)選拔，并參加了學(xué)校組織的前期培訓(xùn)，在整個(gè)準(zhǔn)備和比賽過程中，我們學(xué)到了很多。在實(shí)驗(yàn)室，我們感受到了前所未有的學(xué)習(xí)方式，從前的學(xué)習(xí)只限于在書本上的勾，記記概念，算算公式，如此而已，學(xué)了很多專業(yè)知識(shí)，卻不知道能做什么、怎么做，學(xué)了很多原理，卻不知道怎么去應(yīng)用，在實(shí)驗(yàn)室，面對(duì)各種專業(yè)儀器設(shè)備，我們完全將理論投入到了實(shí)踐，將書本上的知識(shí)變成了零件的組裝、搭建的電路，將抽象的知識(shí)變?yōu)榱司唧w的應(yīng)用，但這是一個(gè)艱辛的過程，這個(gè)過程轉(zhuǎn)化當(dāng)中，遇到的很多問題，都需要由我們自己來解決，在這個(gè)過程，我們深切體會(huì)到了團(tuán)隊(duì)合作和分工的重要性，學(xué)到了許多知識(shí)，比方，電路的搭建，焊接、調(diào)試，一些芯片的使用和一些軟件的使用等，最重要的是我們擁有了解決問題的能力。電子設(shè)計(jì)競(jìng)賽的組織為我們大學(xué)生提供了良好的科學(xué)研究和科技制作的時(shí)機(jī)，使我們收益非淺。衷心地感謝大賽評(píng)委，今后我們會(huì)更加努力，發(fā)揮潛能，培養(yǎng)團(tuán)隊(duì)精神，學(xué)會(huì)做人、做事、做學(xué)問。附錄1：AD9854模塊原理圖被測(cè)網(wǎng)絡(luò)原理圖及PCBMA*2650、電壓跟隨器、SA602A混合電路被測(cè)網(wǎng)絡(luò)測(cè)量過程附錄2：AD9854程序：//=====================================================================//AD9854驅(qū)動(dòng)程序設(shè)計(jì)//硬件連接:P0——Data; //P2——Adr;//RESET——P3^7;//UDCLK——P3^6;//WR——P3.5; //RD——p3.4;//FDATA——P3^3;//OSK——P3^2;//VDD--邏輯電源(3.3V)//VSS--GND(0V)//AD9854.c//說明：本程序基于硬件的外接晶振為20MHZ//=====================================================================*include<STC89C51RC.h>//STC單片機(jī)頭文件 *include<intrins.h>*defineuintunsignedint*defineucharunsignedchar*defineulongunsignedlongucharFreqWord[6]; //6個(gè)字節(jié)頻率控制字//**********************以下為系統(tǒng)時(shí)鐘以及其相關(guān)變量設(shè)置**************************/*此處根據(jù)自己的需要設(shè)置系統(tǒng)時(shí)鐘以及與其相關(guān)的因子，一次需且只需開啟一個(gè)CLK_Set為時(shí)鐘倍頻設(shè)置，可設(shè)置4~20倍倍頻，但最大不能超過300MHZFreq_mult_ulong和Freq_mult_doulle均為2的48次方除以系統(tǒng)時(shí)鐘，一個(gè)為長(zhǎng)整形，一個(gè)為雙精度型*//**defineCLK_Set4constulongFreq_mult_ulong=3518437;constdoubleFreq_mult_doulle=3518437.2088832;*//**defineCLK_Set5constulongFreq_mult_ulong=2814750;constdoubleFreq_mult_doulle=2814749.76710656;*/*defineCLK_Set6constulongFreq_mult_ulong=2345625;constdoubleFreq_mult_doulle=2345624.80592213;/**defineCLK_Set7constulongFreq_mult_ulong=2010536;constdoubleFreq_mult_doulle=2010535.54793326;*//**defineCLK_Set8constulongFreq_mult_ulong=1759219;constdoubleFreq_mult_doulle=1759218.6044416;*//**defineCLK_Set9constulongFreq_mult_ulong=1563750;constdoubleFreq_mult_doulle=1563749.87061476;*//**defineCLK_Set10constulongFreq_mult_ulong=1407375;constdoubleFreq_mult_doulle=1407374.88355328;*//**defineCLK_Set11constulongFreq_mult_ulong=1279432;constdoubleFreq_mult_doulle=1279431.712321164;*//**defineCLK_Set12constulongFreq_mult_ulong=1172812;constdoubleFreq_mult_doulle=1172812.402961067;*//**defineCLK_Set13constulongFreq_mult_ulong=1082596;constdoubleFreq_mult_doulle=1082596.064271754;*//**defineCLK_Set14constulongFreq_mult_ulong=1005268;constdoubleFreq_mult_doulle=1005267.773966629;*//**defineCLK_Set15constulongFreq_mult_ulong=938250;constdoubleFreq_mult_doulle=938249.9223688533;*///**************************修改硬件時(shí)要修改的局部*********************************defineAD9854_DataBusP0*defineAD9854_AdrBusP2sbitAD9854_RST=P3^7;//AD9854復(fù)位端口sbitAD9854_UDCLK=P3^6;//AD9854更新時(shí)鐘sbitAD9854_WR=P3^5;//AD9854寫使能，低有效sbitAD9854_RD=P3^4;//AD9854讀使能，低有效sbitAD9854_FDATA=P3^3;//AD9854FSK,PSK控制sbitAD9854_OSK=P3^2;//AD9854OSK控制端//**************************以下局部為函數(shù)定義********************************staticvoidAD9854_WR_Byte(ucharaddr,uchardat); e*ternvoidAD9854_Init(void); staticvoidFreq_convert(longFreq); e*ternvoidAD9854_SetSine(ulongFreq,uintShape); staticvoidFreq_double_convert(doubleFreq); e*ternvoidAD9854_SetSine_double(doubleFreq,uintShape);e*ternvoidAD9854_InitFSK(void); e*ternvoidAD9854_SetFSK(ulongFreq1,ulongFreq2); e*ternvoidAD9854_InitBPSK(void); e*ternvoidAD9854_SetBPSK(uintPhase1,uintPhase2); e*ternvoidAD9854_InitOSK(void); e*ternvoidAD9854_SetOSK(ucharRateShape); e*ternvoidAD9854_InitAM(void); e*ternvoidAD9854_SetAM(uintShape); e*ternvoidAD9854_InitRFSK(void); e*ternvoidAD9854_SetRFSK(ulongFreq_Low,ulongFreq_High,ulongFreq_Up_Down,ulongFreRate); staticvoiddelay(uintus);//====================================================================================//函數(shù)名稱:voidAD9854_WR_Byte(ucharaddr,uchardat)//函數(shù)功能:AD9854并行口寫入數(shù)據(jù)//入口參數(shù):addr6位地址//dat寫入的數(shù)據(jù)//出口參數(shù):無//====================================================================================voidAD9854_WR_Byte(ucharaddr,uchardat){ AD9854_AdrBus=(addr&0*3f)|(P2&0*c0); AD9854_DataBus=dat; AD9854_WR=0; AD9854_WR=1; }//====================================================================================//函數(shù)名稱:voidAD9854_Init(void)//函數(shù)功能:AD9854初始化//入口參數(shù):無//出口參數(shù):無//====================================================================================voidAD9854_Init(void){ AD9854_WR=1;//將讀、寫控制端口設(shè)為無效AD9854_RD=1;AD9854_UDCLK=0;AD9854_RST=1;//復(fù)位AD9854AD9854_RST=0; AD9854_WR_Byte(0*1d,0*10); //關(guān)閉比擬器 AD9854_WR_Byte(0*1e,CLK_Set); //設(shè)置系統(tǒng)時(shí)鐘倍頻 AD9854_WR_Byte(0*1f,0*00); //設(shè)置系統(tǒng)為模式0，由外部更新 AD9854_WR_Byte(0*20,0*60); //設(shè)置為可調(diào)節(jié)幅度，取消插值補(bǔ)償 AD9854_UDCLK=1;//更新AD9854輸出AD9854_UDCLK=0;}//====================================================================================//函數(shù)名稱:voidFreq_convert(longFreq)//函數(shù)功能:正弦信號(hào)頻率數(shù)據(jù)轉(zhuǎn)換//入口參數(shù):Freq需要轉(zhuǎn)換的頻率，取值從0~SYSCLK/2//出口參數(shù):無但是影響全局變量FreqWord[6]的值//說明：該算法位多字節(jié)相乘算法，有公式FTW=(DesiredOutputFrequency×2N)/SYSCLK//得到該算法，其中N=48，DesiredOutputFrequency為所需要的頻率，即Freq，SYSCLK//為可編程的系統(tǒng)時(shí)鐘，F(xiàn)TW為48Bit的頻率控制字，即FreqWord[6]//====================================================================================voidFreq_convert(longFreq){ulongFreqBuf;ulongTemp=Freq_mult_ulong; ucharArray_Freq[4]; //將輸入頻率因子分為四個(gè)字節(jié) Array_Freq[0]=(uchar)Freq; Array_Freq[1]=(uchar)(Freq>>8); Array_Freq[2]=(uchar)(Freq>>16); Array_Freq[3]=(uchar)(Freq>>24); FreqBuf=Temp*Array_Freq[0];FreqWord[0]=FreqBuf;FreqBuf>>=8;FreqBuf+=(Temp*Array_Freq[1]);FreqWord[1]=FreqBuf;FreqBuf>>=8;FreqBuf+=(Temp*Array_Freq[2]);FreqWord[2]=FreqBuf;FreqBuf>>=8; FreqBuf+=(Temp*Array_Freq[3]);FreqWord[3]=FreqBuf;FreqBuf>>=8;FreqWord[4]=FreqBuf;FreqWord[5]=FreqBuf>>8; }//====================================================================================//函數(shù)名稱:voidAD9854_SetSine(ulongFreq,uintShape)//函數(shù)功能:AD9854正弦波產(chǎn)生程序//入口參數(shù):Freq頻率設(shè)置，取值*圍為0~(1/2)*SYSCLK//Shape幅度設(shè)置.為12Bit,取值*圍為(0~4095),取值越大,幅度越大//出口參數(shù):無//====================================================================================voidAD9854_SetSine(ulongFreq,uintShape){ ucharcount; ucharAdress; Adress=0*04;//選擇頻率控制字地址的初值 Freq_convert(Freq); //頻率轉(zhuǎn)換 for(count=6;count>0;) //寫入6字節(jié)的頻率控制字{ AD9854_WR_Byte(Adress++,FreqWord[--count]);} AD9854_WR_Byte(0*21,Shape>>8); //設(shè)置I通道幅度 AD9854_WR_Byte(0*22,(uchar)(Shape&0*ff)); AD9854_WR_Byte(0*23,Shape>>8); //設(shè)置Q通道幅度 AD9854_WR_Byte(0*24,(uchar)(Shape&0*ff)); AD9854_UDCLK=1;//更新AD9854輸出AD9854_UDCLK=0;}//====================================================================================//函數(shù)名稱:voidFreq_doublt_convert(doubleFreq)//函數(shù)功能:正弦信號(hào)頻率數(shù)據(jù)轉(zhuǎn)換//入口參數(shù):Freq需要轉(zhuǎn)換的頻率，取值從0~SYSCLK/2//出口參數(shù):無但是影響全局變量FreqWord[6]的值//說明：有公式FTW=(DesiredOutputFrequency×2N)/SYSCLK得到該函數(shù)，//其中N=48，DesiredOutputFrequency為所需要的頻率，即Freq，SYSCLK//為可編程的系統(tǒng)時(shí)鐘，F(xiàn)TW為48Bit的頻率控制字，即FreqWord[6]//注意：該函數(shù)與上面函數(shù)的區(qū)別為該函數(shù)的入口參數(shù)為double，可使信號(hào)的頻率更準(zhǔn)確//谷雨建議在100HZ以下用本函數(shù)，在高于100HZ的情況下用函數(shù)voidFreq_convert(longFreq)//====================================================================================voidFreq_double_convert(doubleFreq){ ulongLow32; uintHigh16;doubleTemp=Freq_mult_doulle; //23ca99為2的48次方除以120M Freq*=(double)(Temp);// 100000000000000000000000000000000=4294967295 High16=(int)(Freq/4294967295);//2^32=4294967295 Freq-=(double)High16*4294967295; Low32=(ulong)Freq;FreqWord[0]=Low32; FreqWord[1]=Low32>>8;FreqWord[2]=Low32>>16;FreqWord[3]=Low32>>24;FreqWord[4]=High16;FreqWord[5]=High16>>8; }//====================================================================================//函數(shù)名稱:voidAD9854_SetSine_double(doubleFreq,uintShape)//函數(shù)功能:AD9854正弦波產(chǎn)生程序//入口參數(shù):Freq頻率設(shè)置，取值*圍為0~1/2*SYSCLK//Shape幅度設(shè)置.為12Bit,取值*圍為(0~4095)//出口參數(shù):無//====================================================================================voidAD9854_SetSine_double(doubleFreq,uintShape){ ucharcount=0; ucharAdress; Adress=0*04; //選擇頻率控制字1地址的初值 Freq_double_convert(Freq); //頻率轉(zhuǎn)換 for(count=6;count>0;) //寫入6字節(jié)的頻率控制字{ AD9854_WR_Byte(Adress++,FreqWord[--count]);} AD9854_WR_Byte(0*21,Shape>>8); //設(shè)置I通道幅度 AD9854_WR_Byte(0*22,(uchar)(Shape&0*ff)); AD9854_WR_Byte(0*23,Shape>>8); //設(shè)置Q通道幅度 AD9854_WR_Byte(0*24,(uchar)(Shape&0*ff)); AD9854_UDCLK=1;//更新AD9854輸出AD9854_UDCLK=0;}//====================================================================================//函數(shù)名稱:voidAD9854_InitFSK(void)//函數(shù)功能:AD9854的FSK初始化//入口參數(shù):無//出口參數(shù):無//====================================================================================voidAD9854_InitFSK(void){ AD9854_WR=1;//將讀、寫控制端口設(shè)為無效AD9854_RD=1;AD9854_UDCLK=0;AD9854_RST=1;//復(fù)位AD9854AD9854_RST=0; AD9854_WR_Byte(0*1d,0*10); //關(guān)閉比擬器 AD9854_WR_Byte(0*1e,CLK_Set); //設(shè)置系統(tǒng)時(shí)鐘倍頻 AD9854_WR_Byte(0*1f,0*02); //設(shè)置系統(tǒng)為模式1，由外部更新 AD9854_WR_Byte(0*20,0*60); //設(shè)置為可調(diào)節(jié)幅度，取消插值補(bǔ)償 AD9854_UDCLK=1;//更新AD9854輸出AD9854_UDCLK=0;}//====================================================================================//函數(shù)名稱:voidAD9854_SetFSK(ulongFreq1,ulongFreq2)//函數(shù)功能:AD9854的FSK設(shè)置//入口參數(shù):Freq1FSK頻率1//Freq2FSK頻率2//出口參數(shù):無//====================================================================================voidAD9854_SetFSK(ulongFreq1,ulongFreq2){ucharcount=6; ucharAdress1,Adress2; constuintShape=4000; //幅度設(shè)置.為12Bit,取值*圍為(0~4095) Adress1=0*04; //選擇頻率控制字1地址的初值 Adress2=0*0a; //選擇頻率控制字2地址的初值 Freq_convert(Freq1);//頻率轉(zhuǎn)換1 for(count=6;count>0;) //寫入6字節(jié)的頻率控制字{ AD9854_WR_Byte(Adress1++,FreqWord[--count]);} Freq_convert(Freq2);//頻率轉(zhuǎn)換2 for(count=6;count>0;) //寫入6字節(jié)的頻率控制字{ AD9854_WR_Byte(Adress2++,FreqWord[--count]);} AD9854_WR_Byte(0*21,Shape>>8); //設(shè)置I通道幅度 AD9854_WR_Byte(0*22,(uchar)(Shape&0*ff)); AD9854_WR_Byte(0*23,Shape>>8); //設(shè)置Q通道幅度 AD9854_WR_Byte(0*24,(uchar)(Shape&0*ff)); AD9854_UDCLK=1;//更新AD9854輸出AD9854_UDCLK=0; }//====================================================================================//函數(shù)名稱:voidAD9854_InitBPSK(void)//函數(shù)功能:AD9854的BPSK初始化//入口參數(shù):無//出口參數(shù):無//====================================================================================voidAD9854_InitBPSK(void){ AD9854_WR=1;//將讀、寫控制端口設(shè)為無效AD9854_RD=1;AD9854_UDCLK=0;AD9854_RST=1;//復(fù)位AD9854AD9854_RST=0; AD9854_WR_Byte(0*1d,0*10); //關(guān)閉比擬器 AD9854_WR_Byte(0*1e,CLK_Set); //設(shè)置系統(tǒng)時(shí)鐘倍頻 AD9854_WR_Byte(0*1f,0*08); //設(shè)置系統(tǒng)為模式4，由外部更新 AD9854_WR_Byte(0*20,0*60); //設(shè)置為可調(diào)節(jié)幅度，取消插值補(bǔ)償 AD9854_UDCLK=1;//更新AD9854輸出AD9854_UDCLK=0;}//====================================================================================//函數(shù)名稱:voidAD9854_SetBPSK(uintPhase1,uintPhase2)//函數(shù)功能:AD9854的BPSK設(shè)置//入口參數(shù):Phase1調(diào)制相位1//Phase2 調(diào)制相位2//出口參數(shù):無//說明：相位為14Bit，取值從0~16383，谷雨建議在用本函數(shù)的時(shí)候?qū)hase1設(shè)置為0，//將Phase1設(shè)置為8192，180°相位//====================================================================================voidAD9854_SetBPSK(uintPhase1,uintPhase2){ ucharcount; constulongFreq=60000;constuintShape=4000; ucharAdress; Adress=0*04;//選擇頻率控制字1地址的初值 AD9854_WR_Byte(0*00,Phase1>>8); //設(shè)置相位1 AD9854_WR_Byte(0*01,(uchar)(Phase1&0*ff)); AD9854_WR_Byte(0*02,Phase2>>8); //設(shè)置相位2 AD9854_WR_Byte(0*03,(uchar)(Phase2&0*ff)); Freq_convert(Freq);//頻率轉(zhuǎn)換 for(count=6;count>0;) //寫入6字節(jié)的頻率控制字{ AD9854_WR_Byte(Adress++,FreqWord[--count]);} AD9854_WR_Byte(0*21,Shape>>8); //設(shè)置I通道幅度 AD9854_WR_Byte(0*22,(uchar)(Shape&0*ff)); AD9854_WR_Byte(0*23,Shape>>8); //設(shè)置Q通道幅度 AD9854_WR_Byte(0*24,(uchar)(Shape&0*ff)); AD9854_UDCLK=1;//更新AD9854輸出AD9854_UDCLK=0; }//====================================================================================//函數(shù)名稱:voidAD9854_InitOSK(void)//函數(shù)功能:AD9854的OSK初始化//入口參數(shù):無//出口參數(shù):無//====================================================================================voidAD9854_InitOSK(void){ AD9854_WR=1;//將讀、寫控制端口設(shè)為無效 AD9854_RD=1; AD9854_UDCLK=0; AD9854_RST=1;//復(fù)位AD9854 AD9854_RST=0;AD9854_WR_Byte(0*1d,0*10); //關(guān)閉比擬器 AD9854_WR_Byte(0*1e,CLK_Set); //設(shè)置系統(tǒng)時(shí)鐘倍頻 AD9854_WR_Byte(0*1f,0*00); //設(shè)置系統(tǒng)為模式0，由外部更新 AD9854_WR_Byte(0*20,0*70); //設(shè)置為可調(diào)節(jié)幅度，取消插值補(bǔ)償,通斷整形內(nèi)部控制 AD9854_UDCLK=1;//更新AD9854輸出 AD9854_UDCLK=0;}//====================================================================================//函數(shù)名稱:voidAD9854_SetOSK(ucharRateShape)//函數(shù)功能:AD9854的OSK設(shè)置//入口參數(shù):RateShapeOSK斜率,取值為4~255，小于4則無效//出口參數(shù):無//====================================================================================voidAD9854_SetOSK(ucharRateShape){ ucharcount; constulongFreq=60000; //設(shè)置載頻constuintShape=4000; //幅度設(shè)置.為12Bit,取值*圍為(0~4095) ucharAdress; Adress=0*04;//選擇頻率控制字地址的初值 Freq_convert(Freq);//頻率轉(zhuǎn)換 for(count=6;count>0;) //寫入6字節(jié)的頻率控制字{ AD9854_WR_Byte(Adress++,FreqWord[--count]);} AD9854_WR_Byte(0*21,Shape>>8); //設(shè)置I通道幅度 AD9854_WR_Byte(0*22,(uchar)(Shape&0*ff)); AD9854_WR_Byte(0*23,Shape>>8); //設(shè)置Q通道幅度 AD9854_WR_Byte(0*24,(uchar)(Shape&0*ff)); AD9854_WR_Byte(0*25,RateShape); //設(shè)置OSK斜率 AD9854_UDCLK=1;//更新AD9854輸出AD9854_UDCLK=0; }//====================================================================================//函數(shù)名稱:voidAD9854_InitAM(void)//函數(shù)功能:AD9854的AM初始化//入口參數(shù):無//出口參數(shù):無//====================================================================================voidAD9854_InitAM(void){ ucharcount; constulongFreq=60000; //設(shè)置載頻 ucharAdress; Adress=0*04;//選擇頻率控制字地址的初值A(chǔ)D9854_WR=1;//將讀、寫控制端口設(shè)為無效AD9854_RD=1;AD9854_UDCLK=0;AD9854_RST=1;//復(fù)位AD9854AD9854_RST=0; AD9854_WR_Byte(0*1d,0*10); //關(guān)閉比擬器 AD9854_WR_Byte(0*1e,CLK_Set); //設(shè)置系統(tǒng)時(shí)鐘倍頻 AD9854_WR_Byte(0*1f,0*00); //設(shè)置系統(tǒng)為模式0，由外部更新 AD9854_WR_Byte(0*20,0*60); //設(shè)置為可調(diào)節(jié)幅度，取消插值補(bǔ)償 Freq_convert(Freq);//頻率轉(zhuǎn)換 for(count=6;count>0;) //寫入6字節(jié)的頻率控制字{ AD9854_WR_Byte(Adress++,FreqWord[--count]);} AD9854_UDCLK=1;//更新AD9854輸出AD9854_UDCLK=0;}//====================================================================================//函數(shù)名稱:voidAD9854_SetAM(ucharShape)//函數(shù)功能:AD9854的AM設(shè)置//入口參數(shù):Shape12Bit幅度,取值從0~4095//出口參數(shù):無//====================================================================================voidAD9854_SetAM(uintShape){ AD9854_WR_Byte(0*21,Shape>>8); //設(shè)置I通道幅度 AD9854_WR_Byte(0*22,(uchar)(Shape&0*ff)); AD9854_WR_Byte(0*23,Shape>>8); //設(shè)置Q通道幅度 AD9854_WR_Byte(0*24,(uchar)(Shape&0*ff)); AD9854_UDCLK=1;//更新AD9854輸出AD9854_UDCLK=0; }//====================================================================================//函數(shù)名稱:voidAD9854_InitRFSK(void)//函數(shù)功能:AD9854的RFSK初始化//入口參數(shù):無//出口參數(shù):無//====================================================================================voidAD9854_InitRFSK(void){ AD9854_WR=1;//將讀、寫控制端口設(shè)為無效AD9854_RD=1;AD9854_UDCLK=0;AD9854_RST=1;//復(fù)位AD9854AD9854_RST=0; AD9854_WR_Byte(0*1d,0*10); //關(guān)閉比擬器 AD9854_WR_Byte(0*1e,CLK_Set); //設(shè)置系統(tǒng)時(shí)鐘倍頻 AD9854_WR_Byte(0*1f,0*24); //設(shè)置系統(tǒng)為模式2，由外部更新,使能三角波掃頻功能 AD9854_WR_Byte(0*20,0*60); //設(shè)置為可調(diào)節(jié)幅度，取消插值補(bǔ)償 AD9854_UDCLK=1;//更新AD9854輸出AD9854_UDCLK=0;}//====================================================================================//函數(shù)名稱:voidAD9854_SetRFSK(void)//函數(shù)功能:AD9854的RFSK設(shè)置//入口參數(shù):Freq_LowRFSK低頻率 48Bit//Freq_HighRFSK高頻率 48Bit//Freq_Up_Down 步進(jìn)頻率 48Bit// FreRate斜率時(shí)鐘控制20Bit//出口參數(shù):無//注：每?jī)蓚€(gè)脈沖之間的時(shí)間周期用下式表示〔FreRate+1〕*〔SystemClock〕，一個(gè)脈沖,//頻率上升或者下降一個(gè)步進(jìn)頻率//====================================================================================voidAD9854_SetRFSK(ulongFreq_Low,ulongFreq_High,ulongFreq_Up_Down,ulongFreRate){ ucharcount=6; ucharAdress1,Adress2,Adress3;constuintShape=4000; //幅度設(shè)置.為12Bit,取值*圍為(0~4095) Adress1=0*04;