彩燈控制系統(tǒng)

長春工業(yè)大學電氣與電子工程學院數(shù)字電子技術基礎課程設計課程：數(shù)字電子技術基礎題目：彩燈控制系統(tǒng)專業(yè)：自動化班級：080303姓名：劉英策、高文仲袁業(yè)興、王梁指導教師：李巖日期：7月9日彩燈控制系統(tǒng)設計目的學會將一種實際狀況抽象為邏輯電路的邏輯狀況的辦法掌握計數(shù)、譯碼、顯示綜合電路的設計與調試辦法。掌握實際輸出電路不同規(guī)定的實現(xiàn)辦法。設計任務八路彩燈顯示系統(tǒng)，該系統(tǒng)實現(xiàn)下列功效：八路彩燈從左向右依次漸亮，間隔為1S.八路彩燈從右向左依次漸滅，間隔為1S。八路彩燈同時點亮，時間為，然后同時變暗，時間為5S，重復4次。構造框圖顯示電路顯示電路節(jié)拍程序執(zhí)行器啟動節(jié)拍程序執(zhí)行器啟動脈沖源分頻器節(jié)拍控制器分頻器節(jié)拍控制器四、設計原理該控制系統(tǒng)構造框圖如上圖所示。其中脈沖源采用秒脈沖發(fā)生器，用以提供頻率為１Hz的時鐘信號，也可由555振蕩電路提供，變化555的振蕩頻率，即可變化計數(shù)器的計數(shù)快慢；分頻器將1Hz的時鐘信號四分頻，用以產生(即4s)的時鐘信號；節(jié)拍控制器產生三個節(jié)拍循環(huán)的控制信號，可由計數(shù)器來完畢：節(jié)拍程序執(zhí)行器完畢在每個節(jié)拍下的系統(tǒng)動作，即數(shù)據(jù)的左移、右移和送數(shù)功效，能夠使用雙向移位寄存器74LSl94完畢，也可用計數(shù)器控制譯碼器譯碼得到不同的輸出信號，決定控制彩燈的循環(huán)變化；顯示電路完畢系統(tǒng)循環(huán)演示的批示，能夠用發(fā)光二極管模擬。五、設計方案1、總體電路的設計方案：上面提出了兩種不同的設計方案，下圖是采用其中一種設計方案設計的一種8路彩燈循環(huán)顯示的控制電路，彩燈由發(fā)光二極管模擬替代，該電路由555定時器、74LS163計數(shù)器和74LS194四位雙向移位寄存器以及其它門電路構成。計數(shù)器的時鐘信號由555振蕩電路提供，振蕩頻率的變化可控制彩燈閃爍的快慢?？刂撇薀舻娜齻€節(jié)拍的節(jié)拍控制器能夠用移位寄存器74LS194實現(xiàn)，通過控制S0和S1實現(xiàn)右移、左移和送數(shù)，通過控制CLR＇實現(xiàn)清零。第一節(jié)拍為1右移，第二節(jié)拍為0左移，第三節(jié)拍全亮為置數(shù)1，全滅為清零。且第三節(jié)拍時規(guī)定1秒內全滅全亮各一次，故脈沖信號頻率比先前兩節(jié)拍時脈沖頻率要快一倍。由于程序循環(huán)一次要20秒，故需要一種20進制的計數(shù)器控制循環(huán)。因此能夠用一種16進制計數(shù)器（分頻器）產生不同頻率的脈沖信號，一路送到控制20進制的計數(shù)器，一路經(jīng)邏輯電路送到移位寄存器。2、單元電路的設計：（1）時鐘脈沖產生電路：a.用555定時器構成多諧振蕩器,電路輸出便得到一種周期性的矩形脈沖,其周期為:T=(R1+2R2)C………(1)電路圖：進制計數(shù)分頻器：多諧振蕩器產生的脈沖信號提供應74LS163十六進制計數(shù)器，74LS161QA輸出2倍T的脈沖信號,大概為秒；QB輸出4倍T的脈沖信號，大概為1秒。電路圖（2）20進制循環(huán)控制電路由于沒有現(xiàn)成的二十進制計數(shù)器，因此考慮用兩個74LS163以整體置零的方式搭接。首先將N進制計數(shù)器接成N*N進制，此時以低位片的進位輸出信號作為高位片的計數(shù)使能信號，兩片的CLK同時接計數(shù)輸入信號。然后在計數(shù)器計為20狀態(tài)時一處異步置零信號，將兩片計數(shù)器同時置零。由于N進制計數(shù)器的計數(shù)序列從最小0到最大數(shù)N-1，即N是多出的，可用與非門檢測N,當N出現(xiàn)時，與非門輸出為低，用它控制清零端CR’，將計數(shù)器清零。此處工作狀態(tài)從00000~10011，檢測到10100時清零。電路圖彩燈輸出控制電路位雙向移位寄存器由于要控制8路彩燈，因此考慮用兩片74LS194接成8位雙向移位寄存器。這時只需要將其中低位片的Q3接至高位片的DIR端，而將高位片的Q0接至低位片的DIL，同時把兩片的S1、S0、CLK、CLR分別并聯(lián)就行了。電路圖位雙向移位寄存器的信號輸入控制74LS194功效表輸入輸出功能CLRS1S0CPSLSRD0D1D2D3Q0Q1Q2Q30×××××××××0000清零111↑××d0d1d2d3d0d1d2d3送數(shù)101↑×1××××1Q0nQ1nQ2n右移110↑0×××××Q1nQ2nQ3n0左移通過20進制計數(shù)器的輸出端的E、D信號控制移位寄存器的S0和S1及其ＣＬＲ＇端真值表CLK時間／Ｓ節(jié)拍QEQDS0S1SRSL74LS194動作0 １Ｈｚ脈沖B1第一節(jié)拍00101*右移112001023001034001045001056001067001078001081HZ脈沖B9第二節(jié)拍0101*0左移0910010110110101111201011213010113140101141501011516010116２Ｈｚ脈沖A17第三節(jié)拍1011**送１清零171011181810111910112019１０１１21１０１１2220１０１１23１０１１由上表得：Ｓ０＝ＱD＇Ｓ１＝ＱE＋ＱDCLR＇＝（ＱE*A+QE＇）進一步分析可知74LS194的控制脈沖：ＣＬＫ＝（ＱE*A+QE＇）*ＱE+B3、八路彩燈控制系統(tǒng)的總電路圖六、設計總結通過本次課程設計使我加深了對555振蕩電路，計數(shù)器，譯碼器，顯示電路的理解；基本掌握了數(shù)字系統(tǒng)設計和調試的辦法；增加了集成電路應用知識；也提高了實際動手能力以及分析、解決問題的綜合能力。在理論和實驗教學基礎上我們進一步鞏固了已學基本理論及應用知識，增強了理論聯(lián)系實際的能力。在做課程設計的過程中，我深深地感受到了自己所學到知識的有限，也充足認識到了自學的重要性,以及學以致用的道理。明白了只學好課本上的知識是不夠的，還要通過圖書館和互聯(lián)網(wǎng)等多個渠道來擴充自己的知識，同時還要將所學的知識與實際應用相結合。在小組的配合工作中我們還體會到了團體合作的重要性。附錄555的內部構造555定時器電路是一塊介于模與數(shù)字電路的一種混合電路，由于這種特殊的地位，故555定時電路在報警電路、控制電路得到了廣泛的應用。下圖為555的內部電路，從圖上能夠看出，其僅有兩個比較器、一種觸發(fā)器、一種倒相器、放電管和幾個電阻構成，由于比較器電路是一種模擬器，而觸發(fā)器電路為數(shù)字電路，故其為混合器件。555為一8腳封裝的器件，其各引腳的名稱和作用以下：

1腳—GND,接地腳

2腳—TL,低電平觸發(fā)端

3腳—Q,電路的輸出端

4腳—/RD,復位端，低電平有效

5腳—V_C,電壓控制端

6腳—TH,閾值輸入端

7腳—DIS，放電端

8腳—VCC,電源電壓端，其電壓范疇為：3～18V555的功效描述上圖中當V_C不外接電壓時，三個電阻對電源電壓進行分壓，每個電阻上的壓降為1/3VCC,則兩個比較器的同相端的輸出電壓分別為：1/3CC,2/3VCC。從圖上能夠看出，其555的工作可分為下列3種狀況加以討論：

1.當觸發(fā)輸入端TL輸入電壓低于1/3VCC而閾值輸入端電壓不不大于2/3VCC時,其下面比較器輸出為高電平，觸發(fā)器輸出高電平；

2.當觸發(fā)輸入端TL輸入電壓高于1/3VCC，而閾值輸入端電壓不大于2/3VCC時,其兩個比較器輸出皆為低電平，觸發(fā)器輸出保持不變；

3.當觸發(fā)輸入端TL輸入電壓高于1/3VCC而閾值輸入端電壓不不大于2/3VCC時,其上面比較器輸出為高電平，觸發(fā)器輸出低電平。

固然你在上面討論時可同時對放電管進行討論其狀態(tài)，這里沒有討論，詳情可能見有關資料，從上面的討論，可列出下列表格：輸入輸出THTL/RDQ放電管狀態(tài)××00導通＞2/3VCC＞1/3VCC10導通＜2/3VCC＞1/3VCC1保持不變保持不變＞2/3VCC＞1/3VCC10導通＜2/3VCC＜1/3VCC11截止一、芯片名稱：同時可預置帶清零二進制計數(shù)器二、74LS163芯片的引腳圖和引腳闡明：???闡明一下這些引腳：T和P稱之為使能端，相稱于計數(shù)器的總開關，有點類似于數(shù)字鎖的總開關。當這兩個信號為某個電平時，芯片能夠工作，反之則嚴禁。LD---意為加載，就是置數(shù)的意思。當它為某個電平時，計數(shù)器作置數(shù)操作，其它操作嚴禁。RCO---意為脈沖進位輸出，當計數(shù)滿十六時產生進位輸出信號。三、74LS163的邏輯圖：四、74LS163的邏輯符號：???接線時，CK接單脈沖或1Hz時鐘脈沖信號。???????????輸出端QDQCQBQA和RCO接發(fā)光二極管。???????????其它的控制信號和輸入信號接邏輯開關，LD和CLR是對低電平有效。54S194/74S194芯片資料：

54LS194/74LS194

194為4位雙向移位寄存器，共有54194/74194、

54S194/74S194，54LS194/74LS194三種線路構造形式。

其重要電特性的典型值以下：

型號fmPD

54194/7419436MHz195mW

54S194/74S194105MHz425mW

54LS194/74LS19436MHz75mW

當去除端（CLEAR）為低電平時，輸出端（QA－QD）

均為低電平。

當工作方式控制端（S0、S1）均為高電平時，在時鐘

（CLOCK）上升沿作用下，并行數(shù)據(jù)（A－D）被送入

對應的輸出端QA－QD。此時串行數(shù)據(jù)（DSR、DSL）被禁

止。

當S0為高電平、S1為低電平時，在CLOCK上升沿作

用下進行右移操作，數(shù)據(jù)由DSR送入。

當S0為低電平、S1為高電平時，在CLOCK上升沿作

用下進行操作，數(shù)據(jù)由DSR送入。

當S0和S1均為低電平時，CLOCK被嚴禁。對于54

（74）194，只有當CLOCK為高電平時S0和S1才可改

變。

邏輯符號：

引出端符號

CLOCK時鐘輸入端

CLEAR去除端（低電平有效）

A－D并行數(shù)據(jù)輸入端

DSL左移串行數(shù)據(jù)輸