無(wú)復(fù)位寄存器設(shè)計(jì)要點(diǎn)

無(wú)復(fù)位寄存器設(shè)計(jì)要點(diǎn)1、無(wú)復(fù)位寄存器如下代碼所示，在verilog代碼中，無(wú)復(fù)位寄存器是沒有復(fù)位信號(hào)的。在12mn，7mn，5mn工藝中，同類型的標(biāo)準(zhǔn)cell，無(wú)復(fù)位cell比有復(fù)位cell面積約小20%左右。因此在很多芯片設(shè)計(jì)中，為了減少面積和功耗，通常會(huì)大規(guī)模使用無(wú)復(fù)位寄存器。always@(posedgeclk)

if(!rstn)

beginvld_out<=1'b0;endelsebeginvld_out<=vld_in;end//無(wú)復(fù)位寄存器寫法always@(posedgeclk)if(vld_in)begindata_out<=data_in;end//同步復(fù)位寄存器寫法always@(posedgeclk)if(!rstn)begindata_out<='b0;end

elseif(vld_in)begindata_out<=data_in;end2、無(wú)復(fù)位寄存器的麻煩雖然無(wú)復(fù)位寄存器能夠節(jié)省面積和降低功耗，但是因?yàn)闊o(wú)確定的初始值，因此經(jīng)常會(huì)帶來(lái)很多麻煩，特別是仿真過(guò)程中開啟X態(tài)傳播編譯選項(xiàng)后，通常會(huì)出現(xiàn)各種各樣的問(wèn)題。例如，X態(tài)相互反饋，造成一直沒有確定值。因此使用無(wú)復(fù)位寄存器對(duì)設(shè)計(jì)人員提出了更高的要求。這里，我們講2個(gè)簡(jiǎn)單但是特別高效的方法。3、控制信號(hào)不要使用無(wú)復(fù)位寄存器使能信號(hào)如數(shù)據(jù)vld信號(hào)，ram讀寫使能，總線讀寫使能等，不要使用無(wú)復(fù)位寄存器。狀態(tài)機(jī)狀態(tài)不要使用無(wú)復(fù)位寄存器。否則在芯片中，上電后的初始階段會(huì)存在意想不到的使能信號(hào)，導(dǎo)致功能混亂。例如，有不符合預(yù)期的統(tǒng)計(jì)和中斷等，更嚴(yán)重的是關(guān)鍵狀態(tài)機(jī)狀態(tài)錯(cuò)亂。像data信號(hào)可以使用無(wú)復(fù)位寫法。//推薦寫法always@(posedgeclk)if(!rstn)beginvld_out<=1'b0;endelsebeginvld_out<=vld_in;end//不推薦寫法always@(posedgeclk)vld_out<=vld_in;4、關(guān)鍵位置做好X態(tài)隔離在和其他模塊對(duì)接的信號(hào)上做好X態(tài)隔離，不使用clk-gating形式的寫法。特別是在IP自身是異步復(fù)位設(shè)計(jì)，而自研代碼是無(wú)復(fù)位設(shè)計(jì)占比居多的情況，一定要注意X態(tài)隔離。如下所示，雖然推薦寫法沒有clk-gating，翻轉(zhuǎn)功耗上略微大一些，但是在關(guān)鍵的位置（子系統(tǒng)模塊接口，IP接口）還是值得這么設(shè)計(jì)的。推薦寫法中，vld_in為0時(shí)，data_out賦值為全0，保證了data_out的確定狀態(tài)。請(qǐng)注意：在子系統(tǒng)/模塊數(shù)據(jù)入口和數(shù)據(jù)出口，都建議做X態(tài)隔離，但是在內(nèi)部模塊的盡量避免這類寫法。//不推薦寫法--沒有x態(tài)隔離always@(posedgeclk)

if(vld_in)

begin

data_out

<=data_in

;end//推薦寫法--已做x態(tài)隔離always@(posedgeclk)

if(vld_i