數(shù)電試卷和答案

電子線路分析與實(shí)踐2期末復(fù)習(xí)輔導(dǎo)2010年10月練習(xí)題一、填空題1。 （11011）2=（ ）102。 8421BCD碼的1000相當(dāng)于十進(jìn)制的數(shù)值.3.格雷碼特點(diǎn)是任意兩個(gè)相鄰的代碼中有 位二進(jìn)制數(shù)位不同。邏輯函數(shù)的反演規(guī)則指出，對(duì)于任意一個(gè)函數(shù)尸，如果將式中所有的 互換， 互換， 互換，就得到尸的反函數(shù)H二極管的單向?qū)щ娦允峭饧诱螂妷簳r(shí)，外加反向電壓時(shí)。6.晶體三極管作開關(guān)應(yīng)用時(shí)一般工作在輸出特性曲線的飽和區(qū)和截止區(qū)。TTL三態(tài)門的輸出有三種狀態(tài):高電平、低電平和狀態(tài)。集電極開路門的英文縮寫為區(qū)門，工作時(shí)必須外加和.一個(gè)2線一4線譯碼器，其輸入端的數(shù)目與輸出端數(shù)目相比較，后者較。輸出n位代碼的二進(jìn)制編碼器,一般有 個(gè)輸入信號(hào)端。全加器是指能實(shí)現(xiàn)兩個(gè)加數(shù)和三數(shù)相加的算術(shù)運(yùn)算邏輯電路.時(shí)序邏輯電路的輸出不僅與當(dāng)前輸入狀態(tài)有關(guān)，而且與輸出的原始狀態(tài)有關(guān)。與非門構(gòu)成的基本RS鎖存器的特征方程是S+，約束條件是。時(shí)序邏輯電路中，按照觸發(fā)器的狀態(tài)是否同時(shí)發(fā)生變化可分為和.JK觸發(fā)器當(dāng)J=K=時(shí),觸發(fā)器Qn+1=Qn.用555定時(shí)器構(gòu)成的多諧振蕩器，若充放電回路中有電阻、電容則該多諧振蕩器形成的脈沖周期T*0.7（R1+2R2）CA/D轉(zhuǎn)換需要經(jīng)過(guò)采樣、保持、量化和編碼四個(gè)步驟。根據(jù)D/A轉(zhuǎn)換器分辨率計(jì)算方法，4位D/A轉(zhuǎn)換器的分辨率為6。7%。DAC的轉(zhuǎn)換精度包括分辨率和轉(zhuǎn)換誤差.為使采樣輸出信號(hào)不失真地代表輸入模擬信號(hào)，采樣頻率f和輸入模擬信號(hào)的最高頻率fmax的關(guān)系是。21.在A/D轉(zhuǎn)換時(shí)，將一個(gè)時(shí)間上連續(xù)變化的模擬量轉(zhuǎn)換為時(shí)間上離散的模擬量的過(guò)程稱采樣。在A/D轉(zhuǎn)換中，用二進(jìn)制碼表示指定離散電平的過(guò)程稱為量化。CPLD的含義是。二、選擇題TOC\o"1-5"\h\z1。十進(jìn)制數(shù)85轉(zhuǎn)換為二進(jìn)制數(shù)為（ ）D.1010101D.128A.1001011 B.1010011C.D.1010101D.1282.二進(jìn)制數(shù)11011轉(zhuǎn)換為十進(jìn)制數(shù)為（ ）A.32 B.27 C.648421BCD碼110011.001表示十進(jìn)制為（ ）A.33.2B.51.0125C.63.2D.51。2在下列一組數(shù)中，與相等的數(shù)是（）A. B.（65）8C.下列數(shù)碼均代表十進(jìn)制數(shù)6，其中按余3碼編碼的是（ ）A.0110； B.1100; C.1001“異或”邏輯與以下哪種邏輯是非的關(guān)系（ ）A.“與”邏輯B.“或”邏輯 C. “同或”邏輯與兩函數(shù)的關(guān)系為（ ）A.相同B.對(duì)偶C.反函數(shù)n個(gè)變量，有多少個(gè)最小項(xiàng)（ ）A.2nB.2nC.n大大*10。利用三極管的截止?fàn)顟B(tài)和什么狀態(tài)實(shí)現(xiàn)開關(guān)電路的斷開和接通（C）A.放大狀態(tài)B.擊穿狀態(tài)C.飽和狀態(tài)D.導(dǎo)通狀態(tài)**11.TTL門電路是采用以下什么設(shè)計(jì)的門電路（A）A-雙極型三極管B.單極型MOS管C.二極管 D.三態(tài)門邏輯電路的分析任務(wù)是（）A.給定功能，通過(guò)一定的步驟設(shè)計(jì)出電路 B-研究電路的可靠性C-研究電路如何提高速度D.給定電路，通過(guò)一定的步驟說(shuō)明電路的功能組合邏輯電路不含有（）A.記憶能力的器件 B.門電路和觸發(fā)器C.門電路D.運(yùn)算器常用的一種3-8線譯碼器是（ ）A.74148B.74138 C.7448 D.7415117.74138是（）A.時(shí)序邏輯器件B.組合邏輯器件C.定時(shí)器件D.整形器件18。 共陽(yáng)型七段數(shù)碼管各段點(diǎn)亮需要（）A.高電平B.接電源 C.低電平 D.接公共端由門電路組成的全加器是（ ）A.時(shí)序邏輯器件 B.組合邏輯器件 C.脈沖邏輯器件 D.以上答案都不正確*大*20。TTL門電路的工作電源一般是（B）A.25vB.+5V C.3V—18V輸入100Hz脈沖信號(hào)，要獲得10Hz的輸出脈沖信號(hào)需要用多少進(jìn)制計(jì)數(shù)器實(shí)現(xiàn)（）A.100進(jìn)制B.10進(jìn)制 C.50進(jìn)制 D.5進(jìn)制時(shí)序邏輯電路設(shè)計(jì)的任務(wù)是（）A.給定功能，通過(guò)一定的步驟設(shè)計(jì)出時(shí)序電路 B.研究電路的可靠性C-研究電路如何提高速度D.給定電路，通過(guò)一定的步驟說(shuō)明電路的功能計(jì)數(shù)器是（）A.時(shí)序邏輯器件 B.組合邏輯器件C.定時(shí)器件D.整形器件大大大25。以下何種電路具有記憶能力（C）A.門電路B.組合邏輯電路C.時(shí)序邏輯電路D.多諧振蕩電路26.時(shí)序邏輯電路一般可以分兩類，即（）A.組合邏輯電路和時(shí)序邏輯電路 B.門電路和觸發(fā)器C.同步型和異步型 D.模擬電路和數(shù)字電路時(shí)序邏輯電路通常由門電路和（）組成.A. 存儲(chǔ)電路 B.寄存器C.譯碼器利用定時(shí)器555可以設(shè)計(jì)實(shí)現(xiàn)（）A.全加器B.多諧振蕩器 C.寄存器 D.譯碼器三、判斷題大*大1。8421BCD碼是二一十進(jìn)制碼。（）2。 與邏輯是至少一個(gè)條件具備事件就發(fā)生的邏輯。（F）L等于A和B的異或，其表達(dá)式是L=A+B。（F）TOC\o"1-5"\h\z“同或”邏輯功能是兩個(gè)輸入變量A、B相同時(shí)，輸出為1;A、B不同時(shí)，輸出為0。（ ）*大*6.三態(tài)與非門的三個(gè)輸出狀態(tài)分別是高電平、低電平和接地狀態(tài).（ ）7.OC門實(shí)現(xiàn)“線與”時(shí)必須要加上拉電阻。（ ）8.74LS是TTL低功耗肖特基系列產(chǎn)品。（ ）實(shí)現(xiàn)兩個(gè)一位二進(jìn)制相加產(chǎn)生和數(shù)及進(jìn)位數(shù)的電路稱為全加器（F）實(shí)現(xiàn)兩個(gè)一位二進(jìn)制數(shù)和低位進(jìn)位數(shù)相加產(chǎn)生和數(shù)及進(jìn)位數(shù)的電路稱為半加器。（F）譯碼器的輸入端是特定的輸入信號(hào)，輸出端是二進(jìn)制代碼。（F）13.基本RS觸發(fā)器具有“不定〃問(wèn)題。（）14oJK觸發(fā)器有保持功能，但無(wú)翻轉(zhuǎn)功能。（F）邏輯器件74161是集成寄存器.（F）16。 計(jì)數(shù)器不能作為分頻器。（F）大*17。對(duì)于TTL門電路來(lái)說(shuō)，如果輸入端懸空即代表輸入低電平。（F）18.ADC是將數(shù)字信號(hào)轉(zhuǎn)換成模擬信號(hào)的轉(zhuǎn)換電路。（F）大**19。集成D/A轉(zhuǎn)換器中，集成度是描述其性能參數(shù)的重要指標(biāo)之一。（F）D/A轉(zhuǎn)換器的位數(shù)越多，轉(zhuǎn)換精度越高。（）大**21。雙積分型A/D轉(zhuǎn)換器的轉(zhuǎn)換精度高、抗干擾能力強(qiáng)，因此常用于數(shù)字式儀表中.（）22。某CD音樂的頻率范圍是0.02?20.0KHz，A/D轉(zhuǎn)換進(jìn)行采樣時(shí)，則采樣頻率可選擇50。7KHz。（）四、分析、設(shè)計(jì)、化簡(jiǎn)題（一） 將下列邏輯函數(shù)化簡(jiǎn)成最簡(jiǎn)與或表達(dá)式。（1）（2）（二） SSI邏輯電路的分析1。分析組合邏輯電路圖，寫出F的邏輯函數(shù)表達(dá)式。A BF二高阻當(dāng)C=1時(shí)當(dāng)C=0時(shí)2.分析下圖，試寫出F的表達(dá)式，A BF二高阻當(dāng)C=1時(shí)當(dāng)C=0時(shí)2.分析下圖，試寫出F的表達(dá)式，并說(shuō)明邏輯電路的功能狀態(tài)N1&v3-=1（三）譯碼器的應(yīng)用F1F& 1.試用74LS138和門電路實(shí)現(xiàn)邏輯函數(shù)F'=—aB譯碼器的示意圖和功能表達(dá)式如下：選通時(shí)，=41，同=見=0；1輸出低電平有效.+AC+BCN12.下圖為3線一8線譯碼器74圖中二個(gè)允許端S1=1、==0it譯碼器才能正常譯碼；輸1入端的輸入代碼時(shí)，F(xiàn)一3LS138的方框圖。 F74LS138_MkMU2A2A1A074LS138A2A1A0順序?yàn)閍2A]A74LS138A2A1A0試用此二進(jìn)制譯碼器和與非門實(shí)現(xiàn)函數(shù)，要求畫出連線圖。（四）觸發(fā)器的應(yīng)用Q1.觸發(fā)器電路如下圖所示，試根據(jù)圖中CP、A的波形，對(duì)應(yīng)畫出輸出端Q的波形，并寫出Q的狀態(tài)方程。設(shè)觸發(fā)器的初始狀態(tài)均為0。Qcan_n^_n_ri廠2.觸發(fā)器電路如下圖所示，試根據(jù)圖中CP、D的波形，對(duì)應(yīng)畫出輸出端Q的波形，并寫出Q的狀態(tài)方程。設(shè)觸發(fā)器的初始狀態(tài)均為0。（五）計(jì)數(shù)器的1應(yīng)用 _1.已知7取溫是同步四位二進(jìn)制加法計(jì)數(shù)器，計(jì)數(shù)器功能見下表，試用置數(shù)法構(gòu)成七進(jìn)制加法計(jì)數(shù)器，要求寫出的表達(dá)式；畫出連線圖。CPCTtctp工作狀態(tài)X0XXX清零fCPCTtctp工作狀態(tài)X0XXX清零f10XX預(yù)置數(shù)X110 1保持（包括C狀態(tài)）X74I,S161的功能表 X 保持（C-0）CfP11CTtCTp工作數(shù)態(tài)X0XXX清零f10XX預(yù)置數(shù)X110 1保持（包括C狀態(tài)）X11X0保持(C=0)f111 1計(jì)數(shù)74LS161的功能表2.已知74LS161是同步1四位二進(jìn)制加法計(jì)其功能表如表所示示。試分析圖電路為幾進(jìn)數(shù)器，要求（1）寫C出的表達(dá)式61（2）指出進(jìn)（3）畫出狀態(tài)轉(zhuǎn)換圖門PD0Di D2D3數(shù)器，制計(jì)制數(shù);大大大***大大（六）DA轉(zhuǎn)換器的應(yīng)用十位的d/* — —vrEf=^cr若電路的輸入數(shù)字量

CP 74LS161 OC1D0（時(shí)嘩00wd1d2試求：輸出電壓為多少？1一I1A2R，D7D6D5D4D3D2D電路如下圖所示，q|Rf-D9D8練習(xí)題參考答案一、填空題1.27 2.8 3.循環(huán)一4.與或運(yùn)算 0、1 原變量、反變量；導(dǎo)通截止；6.飽和 截止；7.高阻8.OC上拉電阻電源9.多2n； 11.（低位）進(jìn)位信號(hào)；12。當(dāng)前輸入狀態(tài)輸出的原始狀態(tài)13.S+ RS=014。同步時(shí)序電路異步時(shí)序電路15.1；16.0.7（R1+2R2）C采樣保持量化編碼18.6.7% 19.分辨率、轉(zhuǎn)換誤差20.fs澀fimax采樣22.量化23.復(fù)雜可編程邏輯器件24.波形編輯器25.。gdf峻26.被高層次電路設(shè)計(jì)調(diào)用27.實(shí)體28.STD庫(kù)29.entity30.Architecture31.實(shí)體名32.（同或）33.同或二、選擇題1.D；2.B；4.A；5.C；6.C；7.C；8.C;9.A；10.C;11.A;12.B；13.B；14.D；15.A；16.B;17.B；18.C；19.B；20. B；21.B；22.B； 23.A；24.A；25.C；26oC；27.C；28oA；29.B；三、判斷題1oV2.X3.X4.V5c,V6oX7.V8oV9.X10oX11oX12.X13.V14.X15.X16oX17oX18.X19.X20oX21oV22oV23oX24.X25.V四、分析、設(shè)計(jì)、化簡(jiǎn)題（一）將下列邏輯函數(shù)化簡(jiǎn)成最簡(jiǎn)與或表達(dá)式。（1），（2），（二）SSI邏輯電路的分析1.當(dāng)C=1時(shí)當(dāng)C=0時(shí) F=高阻狀態(tài)

2.F廣 F2=真值表輸入輸出abF1F2F300001011001001011001F3F3=（三）MSI組合