FPGA實(shí)驗(yàn)報(bào)告5 模4遞增計(jì)數(shù)器

Lab5模4遞增計(jì)數(shù)器 集成1101班實(shí)驗(yàn)?zāi)康氖煜び肣uartus編譯Verilog語(yǔ)言的方法。掌握用VerilogHDL語(yǔ)言描述模4遞增計(jì)數(shù)器的方法。學(xué)會(huì)FPGAI/O引腳分配和實(shí)現(xiàn)過(guò)程。實(shí)驗(yàn)內(nèi)容使用Verilog語(yǔ)言實(shí)現(xiàn)模4遞增計(jì)數(shù)器。使用Lab4中D或JK觸發(fā)器作為模塊單元。得到仿真波形。使用DE0開(kāi)發(fā)板下載。代碼分析主模塊實(shí)現(xiàn)對(duì)D_FF的調(diào)用和最后輸出。輸入時(shí)鐘信號(hào)CP和控制信號(hào)nCR,輸出NQ0和NQ1，表示一個(gè)兩位二進(jìn)制數(shù)。modulecounter(NQ0,NQ1,CP,nCR);outputNQ0,NQ1;inputCP,nCR;wireQ0,Q1;D_FFF0(Q0,~Q0,CP,nCR);D_FFF1(Q1,~Q1,Q0,nCR);assignNQ0=~Q0,NQ1=~Q1;endmoduleD_FF模塊實(shí)現(xiàn)用D觸發(fā)器計(jì)數(shù)。當(dāng)Rd=0時(shí)，Q清零；當(dāng)Rd=1時(shí)，在CP的上升沿，Q=D.moduleD_FF(Q,D,CP,Rd);outputQ;inputD,CP,Rd;regQ;always@(posedgeCPornegedgeRd)if(~Rd)Q<=1'b0;elseQ<=D;endmodule實(shí)驗(yàn)步驟（1）打開(kāi)Quartus9.1軟件，選擇“File=>NewProjectWizard”，在彈出的窗口中輸入項(xiàng)目的名稱(chēng)和存儲(chǔ)位置。（2）單擊兩次Next后，選擇實(shí)驗(yàn)板的具體型號(hào)。（3）在“File=>New”的窗口中選擇建立Verilog文件。（4）單擊OK后，在Quartus窗口的右方看到該文件，寫(xiě)入代碼后選擇“File=>Save”，將文件保存在與項(xiàng)目文件同樣的位置即可。然后可以看到如下?tīng)顟B(tài)：（5）選擇“Processing=》StartCompilation”開(kāi)始編譯，編譯通過(guò)后可以查看生成的Report。（6）選擇“file->new->vectorwaveeformfile”生成波形圖，設(shè)置波形。（7）選擇“processing-》generatefunctionalsimulationnetlist”,再選擇“processing=》Startsimulation”，生成波形。（8）選擇“assignment=》pins”設(shè)置引腳。（9）選擇“Tools=>Programmer”，此時(shí)還沒(méi)有在此項(xiàng)目中安裝硬件。選擇HardwareSetup安裝硬件。因?yàn)镈EO板是通過(guò)USB連接，故選擇USB-Blaster。然后選擇Close。(10)回到Programmer對(duì)話(huà)框，此時(shí)已經(jīng)有硬件的相關(guān)信息。單擊Start開(kāi)始在DEO板上運(yùn)行。實(shí)驗(yàn)結(jié)果在DEO開(kāi)發(fā)板中測(cè)試，能實(shí)現(xiàn)預(yù)期結(jié)果。輸入CP接button0,nCR接sw0,輸出接LEDG0和LEDG1。當(dāng)保持nCR=1時(shí)，按button0,LED顯示呈現(xiàn)00，01，10，11跳變，實(shí)現(xiàn)了遞增計(jì)數(shù)；當(dāng)nCR=0時(shí)，實(shí)現(xiàn)清零。實(shí)驗(yàn)總結(jié)通過(guò)這個(gè)實(shí)驗(yàn)讓我熟悉了與DEO實(shí)驗(yàn)板相關(guān)的一系列實(shí)驗(yàn)流程，掌握Quartus軟件的一些常用操作。通過(guò)