計算機組成智慧樹知到課后章節(jié)答案2023年下廣州大學

計算機組成智慧樹知到課后章節(jié)答案2023年下廣州大學廣州大學

第一章測試

下列關于馮諾依曼結構計算機基本思想的敘述中，錯誤的是（）。

A:指令執(zhí)行前，指令和數(shù)據(jù)需預先存放在存儲器中B:指令和數(shù)據(jù)都用二進制表示，形式上無差別C:程序的功能都通過中央處理器執(zhí)行指令實現(xiàn)D:指令按地址訪問，數(shù)據(jù)都在指令中直接給出

答案:指令按地址訪問，數(shù)據(jù)都在指令中直接給出

由0、1代碼組成，并被計算機硬件能識別的語言，稱為（）。

A:高級語言B:自然語言C:匯編語言D:機器語言

答案:機器語言

以下有關對摩爾定律的描述中，錯誤的是（）。

A:每18個月，集成電路芯片上集成的晶體管數(shù)將翻一番B:集成電路技術一直會遵循摩爾定律發(fā)展下去C:每18個月，集成電路芯片的速度將提高一倍D:每18個月，集成電路芯片的價格將降低一半

答案:集成電路技術一直會遵循摩爾定律發(fā)展下去

若某典型基準測試程序在機器A上運行時需要20s，而在機器B運行時需要25s，那么，下列給出的結論正確的是（）。

A:這些結論都不對B:機器A的速度是機器B的1.25倍C:所有程序在機器A上比在機器B上運行速度快D:機器B的速度是機器A的1.25倍

答案:機器A的速度是機器B的1.25倍

以下有關程序編寫和執(zhí)行方面的敘述中，錯誤的是（）。

A:編譯程序員必須了解機器結構和指令系統(tǒng)B:匯編語言是一種與機器結構無關的編程語言C:高級語言和匯編語言源程序都不能在機器上直接執(zhí)行D:可用高級語言和低級語言編寫出功能等價的程序

答案:匯編語言是一種與機器結構無關的編程語言

第二章測試

計算機中的所有信息都是以二進制方式表示的，主要理由是（）。

A:運算速度快B:節(jié)約元器件C:物理器件特性所致D:信息處理方便

答案:物理器件特性所致

下列數(shù)中最小的數(shù)為（）。

A:（10010110）BCDB:（2F）16C:（10010110）2D:（63）8

答案:（2F）16

下列編碼中，零的表示形式唯一的是（）。

A:原碼B:補碼C:反碼D:原碼和補碼

答案:補碼

設寄存器位數(shù)為8位，機器數(shù)采用補碼形式（一位符號位），對應于十進制數(shù)-26，寄存器內(nèi)是（）。

A:E6HB:9BHC:5AHD:26H

答案:E6H

16位補碼整數(shù)所能表示的范圍是（）。

A:-215~+（215-1）B:（-215-1）~+（215-1）C:（-216-1）~+（216-1）D:-216~+（216-1）

答案:-215~+（215-1）

十進制數(shù)-1.625采用IEEE754單精度浮點數(shù)格式表示，寫成十六進制后為（）。

A:BFE80000HB:BFD00000HC:CFCDE000HD:C0754000H

答案:BFD00000H

假定計算機采用字節(jié)編址，小端方式，某變量x的地址為FFFFC000H，x=AABBCCDDH，則在內(nèi)存單元FFFFC001H中存放的內(nèi)容是（）。

A:AAHB:DDHC:CCHD:BBH

答案:CCH

用于表示浮點數(shù)階碼的編碼通常是（）。

A:補碼B:原碼C:移碼D:反碼

答案:移碼

假定下列字符碼中有奇偶校驗位，但沒有數(shù)據(jù)錯誤，那么采用奇校驗的字符編碼是（）。

A:00110101B:01010011C:01100110D:10110000

答案:10110000

假定變量i、f的數(shù)據(jù)類型分別是int、float。已知i=12345，f=1.2345e3，則在一個32位機器中執(zhí)行下列表達式時，結果為“假”的是（）。

A:f==(float)(double)fB:f==(float)(int)fC:i==(int)(float)iD:i==(int)(double)i

答案:f==(float)(int)f

第三章測試

8位無符號整數(shù)10010101右移一位后的值為（）。

A:01001010B:10001010C:01001011D:11001010

答案:01001010

ALU的核心部件是（）。

A:加法器B:移位器C:寄存器D:多路選擇器

答案:多路選擇器

某計算機字長為8位，其CPU中有一個8位加法器。已知無符號數(shù)x=69，y=38，現(xiàn)要在該加法器中完成x-y的運算，則該加法器的兩個輸入端信息和輸入的低位進位信息分別為（）。

A:01000101、11011001、1B:01000101、11011010、1C:01000101、00100110、0D:01000101、11011010、0

答案:01000101、11011001、1

某計算機字長為8位，其CPU中有一個8位加法器。已知[x]補=F5H，[y]補=7EH，則x-y的值及其相應的溢出標志OF分別為（）。

A:115、0B:115、1C:119、1D:119、0

答案:119、1

某計算機字長為8位，其CPU中有一個8位加法器。已知[x]補=F5H，[y]補=7EH，則x+y的值及其相應的溢出標志OF分別為（）。

A:119、0B:119、1C:115、1D:115、0

答案:115、0

以下關于原碼一位乘法算法要點的描述中，錯誤的是（）。

A:ALU中是否進行部分積與被乘數(shù)的加法運算由乘數(shù)最低位決定B:通過循環(huán)執(zhí)行“加法”和“移位”操作得到乘積C:移位時，將進位、部分積、乘積部分一起進行算術右移D:符號位和數(shù)值位分開運算，符號位可由一個異或門生成

答案:移位時，將進位、部分積、乘積部分一起進行算術右移

假定有兩個整數(shù)用8位補碼表示為r1=F5H,r2=EEH.如果將運算結果存放在一個8位寄存器中，則下列運算中會發(fā)生溢出的是（）。

A:r1×r2B:r1+r2C:r1/r2D:r1-r2

答案:r1×r2

IEEE754標準提供了以下四種舍入模式，其中平均誤差最小的是（）。

A:正向舍入（即向正無窮方向舍入）B:截斷舍入（即向0方向舍入）C:就近舍入（中間值時強迫為偶數(shù)）D:負向舍入（即向負無窮方向舍入）

答案:負向舍入（即向負無窮方向舍入）

某計算機字長為8位，x和y是兩個帶符號整數(shù)變量。已知[x]補=44H，[y]補=DCH，則x/2+2y的機器數(shù)及其相應的溢出標志OF分別為（）。

A:DAH、1B:CAH、1C:CAH、0D:DAH、0

答案:DAH、1

對于IEEE754單精度浮點數(shù)加減運算，只要對階時得到的兩個階碼之差的絕對值大于等于（），就無須繼續(xù)進行后續(xù)處理，此時運算結果直接取階大的那個數(shù)。（注：考慮到有附加位）

A:126B:24C:25D:128

答案:25

第四章測試

寄存器中的值有時是地址，有時是數(shù)據(jù)，它們在形式上沒有差別，只有通過（）才能識別它是數(shù)據(jù)還是地址。

A:指令操作碼或尋址方式位B:判斷程序C:時序信號D:寄存器編號

答案:指令操作碼或尋址方式位

下列關于RISC特征的描述中，錯誤的是（）

A:采用硬連線控制和指令流水線B:指令格式規(guī)整，尋址方式少C:運算類指令的操作數(shù)不訪存D:配置的通用寄存器數(shù)目不多

答案:配置的通用寄存器數(shù)目不多

單地址雙目運算類指令中，除地址碼指明的一個操作數(shù)以外，另一個操作數(shù)通常采用（）。

A:隱含指定方式B:堆棧尋址方式C:間接尋址方式D:立即尋址方式

答案:隱含指定方式

關于標志寄存器（例如：IntelX86的EFLAGS寄存器）的敘述，錯誤的是（）。

A:可以通過指令直接訪問標志寄存器、并修改它的值B:條件轉移指令根據(jù)其中的一些的標志位來確定PC的值C:不需要像通用寄存器那樣，對標志寄存器進行編號D:可以用它來存放執(zhí)行指令得到的各種標志信息

答案:可以通過指令直接訪問標志寄存器、并修改它的值

假定指令地址碼給出的是操作數(shù)的存儲地址,那么該操作數(shù)采用的是（）。

A:相對B:基址C:立即D:直接

答案:直接

下列關于二地址指令的敘述中，正確的是（）。

A:地址碼字段一定是存放操作數(shù)的寄存器編號B:地址碼字段一定是操作數(shù)的直接地址C:地址碼字段一定是操作數(shù)D:運算結果通常存放在其中一個地址碼所指向的位置

答案:運算結果通常存放在其中一個地址碼所指向的位置

假設變址寄存器R的內(nèi)容為1000H，指令中的形式地址為2000H；地址1000H中的內(nèi)容為2000H，地址2000H中的內(nèi)容為3000H，地址3000H中的內(nèi)容為4000H，則變址尋址方式下訪問到的操作數(shù)是（）。

A:1000HB:2000HC:3000HD:4000H

答案:4000H

下列選項中不會直接成為影響指令長度的是（）。

A:指令中地址碼字段的個數(shù)B:通用寄存器的位數(shù)C:指令中地址碼字段的長度D:指令中操作碼字段的長度

答案:通用寄存器的位數(shù)

通常將在部件之間進行數(shù)據(jù)傳送的指令稱為傳送指令。以下有關各類傳送指令功能的敘述中，錯誤的是（）。

A:寄存器傳送指令（move）完成CPU和寄存器之間的數(shù)據(jù)傳送B:I/O指令（in/out）完成CPU和I/O端口之間的數(shù)據(jù)傳送C:訪存指令（load/store）完成CPU和存儲單元之間的數(shù)據(jù)傳送D:出/入棧指令（push/pop）完成CPU和棧頂之間的數(shù)據(jù)傳送

答案:寄存器傳送指令（move）完成CPU和寄存器之間的數(shù)據(jù)傳送

若變址寄存器編號為X，形式地址為D，則變址尋址方式的有效地址為（）。

A:R[X]+DB:R[X]+[D]C:M[R[X]+[D]D:M[R[X]+D]

答案:R[X]+D

第五章測試

下列有關處理器時鐘脈沖信號的敘述中，錯誤的是（）。

A:處理器總是在每來一個時鐘脈沖信號時就開始執(zhí)行一條新的指令B:時鐘脈沖信號由機器脈沖源發(fā)出的脈沖信號經(jīng)整形和分頻后形成C:時鐘周期以相鄰狀態(tài)單元間組合邏輯電路的最大延遲為基準確定D:時鐘脈沖信號的寬度稱為時鐘周期，時鐘周期的倒數(shù)為機器主頻

答案:處理器總是在每來一個時鐘脈沖信號時就開始執(zhí)行一條新的指令

下列寄存器中，匯編語言程序員可見的是（）。

A:存儲器數(shù)據(jù)寄存器(MDR)B:存儲器地址寄存器(MAR)C:程序計數(shù)器(PC)D:指令寄存器(IR)

答案:程序計數(shù)器(PC)

機器主頻的倒數(shù)（一個節(jié)拍）等于（）。

A:主板時鐘周期B:CPU時鐘周期C:指令周期D:存儲周期

答案:CPU時鐘周期

cpu控制器的功能是（）。

A:完成指令操作碼譯碼，并產(chǎn)生操作控制信號B:產(chǎn)生時序信號C:完成指令操作碼譯碼D:控制從主存取出一條指令

答案:完成指令操作碼譯碼，并產(chǎn)生操作控制信號

相對于微程序控制器，硬布線控制器的特點是（）。

A:指令執(zhí)行速度慢，指令功能的修改和擴展難B:指令執(zhí)行速度快，指令功能的修改和擴展難C:指令執(zhí)行速度慢，指令功能的修改和擴展容易D:指令執(zhí)行速度快，指令功能的修改和擴展容易

答案:指令執(zhí)行速度快，指令功能的修改和擴展難

下列有關數(shù)據(jù)通路的敘述中，錯誤的是（）。

A:ALU屬于操作元件，用于執(zhí)行各類算術和邏輯運算B:數(shù)據(jù)通路由若干操作元件和狀態(tài)元件連接而成C:通用寄存器屬于狀態(tài)元件，但不包含在數(shù)據(jù)通路中D:數(shù)據(jù)通路的功能由控制部件送出的控制信號決定

答案:通用寄存器屬于狀態(tài)元件，但不包含在數(shù)據(jù)通路中

?多周期CPU中，下列有關指令和微指令之間關系的描述中，正確的是（）。

A:通過指令的尋址方式實現(xiàn)指令與微程序的映射B:通過指令的形式地址字段實現(xiàn)指令與微程序的映射C:一條指令的功能通過執(zhí)行一個微程序來實現(xiàn)D:一條指令的功能通過執(zhí)行一條微指令來實現(xiàn)

答案:一條指令的功能通過執(zhí)行一個微程序來實現(xiàn)

?下面是有關MIPS架構的R－型指令數(shù)據(jù)通路設計的敘述正確的是（）。

①在R-型指令數(shù)據(jù)通路中，一定會有一個具有讀口和寫口的通用寄存器組

②在R-型指令數(shù)據(jù)通路中，一定有一個ALU用于對寄存器讀出數(shù)據(jù)進行運算

③在R-型指令數(shù)據(jù)通路中，一定存在一條路徑使ALU輸出被送到某個寄存器

④執(zhí)行R-型指令時，通用寄存器堆的“寫使能”控制信號一定為“1

A:①②④B:①②③C:②③④D:全部都對

答案:全部都對

?以下有關于“自陷”(Trap)異常的敘述,錯誤的是（）。

A:“自陷”是人為預先設定的一種特定處理事件B:自陷”發(fā)生以后CPU將進入操作系統(tǒng)內(nèi)核程序執(zhí)行C:一定是出現(xiàn)某種異常情況才會發(fā)生“自陷”D:可由訪管指令或自陷指令的執(zhí)行進入自陷

答案:一定是出現(xiàn)某種異常情況才會發(fā)生“自陷”

?下面是有關MIPS架構的lw/sw指令數(shù)據(jù)通路設計的敘述正確的是（）。

①數(shù)據(jù)存儲器的“寫使能”信號在lw指令執(zhí)行時為“0”，在sw指令執(zhí)行時為“1”

②寄存器堆的“寫使能”信號在lw指令執(zhí)行時為“1”，在sw指令執(zhí)行時為“0”

③在lw/sw指令數(shù)據(jù)通路中，一定有一個符號擴展部件用于偏移量的擴展

④在lw/sw指令數(shù)搌通路中，ALU的控制信號一定為“add”（即ALU做加法）

A:①②④B:全部都對C:②③④D:①②③

答案:全部都對

第六章測試

?某計算機的指令流水線由4個功能段組成，指令流經(jīng)各功能段的時間（忽略各功能段之間流水段寄存器的緩存時間）分別為50ns、60ns、70ns、40ns，則該計算機的CPU時鐘周期至少是（）。

A:70nsB:55nsC:220nsD:40ns

答案:70ns

?以下關于指令流水線和指令執(zhí)行效率關系的敘述中，錯誤的是（）。

A:加倍增加流水段個數(shù)不能成倍提高指令執(zhí)行效率B:隨著流水段個數(shù)的增加，流水段之間緩存開銷的比例增大C:加深流水線深度，可以提高處理器的時鐘頻率D:為了提高指令吞吐率，流水段個數(shù)可以無限制地增多

答案:為了提高指令吞吐率，流水段個數(shù)可以無限制地增多

?以下有關流水段功能部件的描述中，錯誤的是（）。

A:同一功能部件可以在不同的流水段中被使用B:每個功能部件在每條指令中都只被使用一次C:寄存器寫口只能在指令結束時的“寫回”階段被使用D:所有功能部件都是用組合邏輯實現(xiàn)的

答案:同一功能部件可以在不同的流水段中被使用

?以下給定的情況中，不會引起指令流水線阻塞的是（）。

A:cache缺失B:訪存沖突C:執(zhí)行空操作指令D:指令數(shù)據(jù)相關

答案:執(zhí)行空操作指令

?以下給定的情況中，不會引起指令流水線阻塞的是（）。

A:條件轉移B:外部中斷C:數(shù)據(jù)旁路（轉發(fā)）D:TLB缺失

答案:條件轉移

?以下是關于數(shù)據(jù)冒險的敘述：①數(shù)據(jù)冒險是指后面指令用到的數(shù)據(jù)還未來得及由前面指令產(chǎn)生②在發(fā)生數(shù)據(jù)冒險的指令之間插入空操作指令能避免數(shù)據(jù)冒險③采用轉發(fā)（旁路）技術可以解決部分數(shù)據(jù)冒險④通過編譯器調(diào)整指令順序可以解決部分數(shù)據(jù)冒險以上敘述中正確的是（）。

A:①②④B:①③④C:全部都對D:①②③

答案:①③④

?以下是關于控制冒險的敘述：①條件轉移指令執(zhí)行時有可能會發(fā)生控制冒險②直接轉移指令（無條件轉移指令）不會發(fā)生控制冒險③在分支轉移指令后加入若干空操作指令可避免控制冒險④采用轉發(fā)（旁路）技術可以解決部分控制冒險⑤通過編譯器調(diào)整指令可解決部分的控制冒險。以上敘述中，正確的是（）。

A:③④⑤B:全部都對C:①③⑤D:①②④

答案:①③⑤

?以下關于指令流水線設計的敘述中，錯誤的是（）。

A:雖然各階段所用實際時間可能不同，但經(jīng)過每個流水段的時間都一樣B:指令執(zhí)行過程中的各個階段都必須包含在某個流水段中C:所有階段都必須按一定的順序經(jīng)過流水段D:五級流水線設計一定是最優(yōu)的

答案:五級流水線設計一定是最優(yōu)的

?以下是一段MIPS指令序列，第（）條指令產(chǎn)生分支控制冒險。

loop：

1add$t1,$s3,$s3//t1=s3+s3

2add$t1,$t1,$t1//t1=t1+t1

3lw$t0,0($t1)//lw從存儲器中讀取一個字的數(shù)據(jù)到寄存器中,從t1中讀取一個數(shù)給t0

4bne$t0,$s5,exit//條件轉移指令，當兩個寄存器中內(nèi)容不等時轉移發(fā)生，轉移到exit中去

5add$s3,$s3,$s4//s3=s3+s4

6jloop//直接跳轉指令，跳轉到loop

exit:

A:5B:2C:4D:3

答案:4

?下列關于超標量技術的敘述中，錯誤的是（）。

A:采取超標量技術的目的是利用部件的并行性以提高指令吞吐率B:采用超標量技術的CPU中必須配置多個不同的功能部件C:超標量技術執(zhí)行指令時，可同時發(fā)射多條指令至流水線中D:超標量技術是指在流水線中采用更多的流水段個數(shù)

答案:超標量技術是指在流水線中采用更多的流水段個數(shù)

第七章測試

?下列各類存儲器中，不采用隨機存取方式的是（）。

A:DRAMB:SRAMC:CDROMD:EPROM

答案:CDROM

?下列關于閃存(FlashMemory)的敘述中，錯誤的是（）。

A:信息可讀可寫，并且讀、寫速度一樣快B:存儲單元由MOS管組成，是一種半導體存儲器C:掉電后信息不丟失，是一種非易失性存儲器D:采用隨機訪問方式，可替代計算機外部存儲器

答案:信息可讀可寫，并且讀、寫速度一樣快

?下列存儲器中，在工作期間需要周期性刷新的是（）。

A:SRAMB:ROMC:SDRAMD:FLASH

答案:SDRAM

?在存儲器分層體系結構中，存儲器速度從最快到最慢的排列順序是（）。

A:寄存器cache主存輔存B:寄存器主存輔存cacheC:寄存器主存cache輔存D:寄存器cache輔存主存

答案:寄存器cache主存輔存

?某計算機使用4體交叉編址存儲器，假定在存儲器總線上出現(xiàn)的主存地址(十進制)序列為8005，8006，8007，8008，8001，8002，8003，8004，8000，則可能發(fā)生訪存沖突的地址對是（）。

A:8004和8008B:8002和8007C:8000和8004D:8001和8008

答案:8000和8004

?某計算機的Cache共有16塊，采用2路組相聯(lián)映射方式(即每組2塊)。每個主存塊大小為32字節(jié)，按字節(jié)編址。主存129號單元所在主存塊應裝入到的Cache組號是（）。

A:2B:0C:4D:6

答案:4

?采用指令Cache與數(shù)據(jù)Cache分離的主要目的是（）。

A:提高Cache的命中率B:減少指令流水線資源沖突C:降低CPU平均訪存時間D:降低Cache的缺失損失

答案:減少指令流水線資源沖突

?下列命中組合情況中，一次訪存過程中不可能發(fā)生的是（）。

A:TLB未命中、Cache未命中、Page(頁表)命中B:TLB未命中、Cache命中、Page(頁表)命中C:TLB命中、Cache命中、Page(頁表)命中D:TLB命中、Cache命中、Page(頁表)未命中

答案:TLB命中、Cache命中、Page(頁表)未命中

?以下關于虛擬存儲管理地址轉換的敘述中錯誤的是（）。

A:地址轉換是指把邏輯地址轉換為物理地址B:MMU在地址轉換過程中要訪問頁表C:地址轉換過程中可能會發(fā)生“缺頁”D:一般來說，邏輯地址比物理地址的位數(shù)少

答案:一般來說，邏輯地址比物理地址的位數(shù)少

?以下有關頁式存儲管理的敘述中，錯誤的是（）。

A:采用全相聯(lián)映射，每個頁可以映射到任何一個空閑的頁框中B:相對于段式存儲管理，分頁式更利于存儲保護C:進程地址空間被劃分成等長的頁，內(nèi)存被劃分成同樣大小的頁框D:當從磁盤裝人的信息不足一頁時會產(chǎn)生頁內(nèi)碎片

答案:相對于段式存儲管理，分頁式更利于存儲保護

第八章測試

?下列關于磁盤存儲器的敘述中，錯誤的是（）。

A:扇區(qū)中包含數(shù)據(jù)、地址和校驗等信息B:磁盤存儲器由磁盤控制器、磁盤驅動器、盤片組成C:磁盤的格式化容量比非格式化的容量小D:磁盤存儲器的最小讀寫單位為一個字節(jié)

答案:磁盤存儲器的最小讀寫單位為一個字節(jié)

?下列關于異步總線的敘述中，錯誤的是（）。

A:需用一個公共的時鐘信號進行同步B:掛接在總線上的各部件可以有較大的速度差異C:可以實現(xiàn)高可靠的數(shù)據(jù)傳輸D:需要應答（握手）信號

答案: