基于fpga的2fsk調(diào)制與解調(diào)電路的設(shè)計(jì)與實(shí)現(xiàn)

基于fpga的2fsk調(diào)制與解調(diào)電路的設(shè)計(jì)與實(shí)現(xiàn)

0常用數(shù)字通信增強(qiáng)技術(shù)在數(shù)字帶通信系統(tǒng)中，調(diào)幅電路是一個(gè)重要的組成部分。根據(jù)源信號(hào)對(duì)波形參數(shù)的控制，可以分為振幅觸發(fā)控制（ask）、頻率位移控制（fsk）和相位位移控制（psk）。FSK在數(shù)字通信中應(yīng)用廣泛,它基本上不受信道特性變化的影響,特別適合用于信道特性變化較大的數(shù)字通信系統(tǒng)。目前,無線電通信得到了充分的發(fā)展,進(jìn)一步推動(dòng)了頻帶通信的進(jìn)步,它擴(kuò)展到了通信的各個(gè)領(lǐng)域。頻移鍵控仍然是目前使用得最多的一種調(diào)制方法,雖然當(dāng)今很多通信系統(tǒng)使用的是復(fù)合調(diào)制技術(shù)。二進(jìn)制頻移鍵控作為一種最簡單的頻移方法,由于它的調(diào)制解調(diào)原理簡單,也很有代表性,因此對(duì)其進(jìn)行研究是很有意義的。1多路頻移鍵控制數(shù)字信號(hào)FSK是數(shù)字通信不可或缺的一種調(diào)制方式,其優(yōu)點(diǎn)是抗干擾能力較強(qiáng),不受信道參數(shù)變化的影響,因此特別適合應(yīng)用于衰落信道。FSK是用不同頻率的載波來傳送數(shù)字信號(hào),并用數(shù)字基帶信號(hào)來控制載波信號(hào)的頻率變化。二進(jìn)制頻移鍵控(2FSK)調(diào)制是指發(fā)送“0”時(shí),發(fā)送一頻率的正弦波;發(fā)送“1”時(shí),發(fā)送另一個(gè)頻率的正弦波,接收端收到不同的載波信號(hào)通過逆變換成為數(shù)字信號(hào),完成信息傳輸?shù)倪^程。由于2FSK傳號(hào)及空號(hào)時(shí)采用兩種頻率的信號(hào),不需要固定的比較電壓。因此即使在空號(hào)時(shí)也有足夠的信號(hào)幅度,也不至于因噪聲產(chǎn)生誤碼,另外就是其自身是一個(gè)調(diào)頻系統(tǒng),有較好的抗干擾能力,抗衰落性能強(qiáng)。22fsk調(diào)解電路vwdl的設(shè)計(jì)和仿真2.12fsk調(diào)制電路頻移鍵控是利用載波的頻率變化來傳遞數(shù)字信息,在2FSK中,載波的頻率隨二進(jìn)制基帶信號(hào)在f1和f2兩個(gè)頻率點(diǎn)間變化。2FSK調(diào)制的方法有直接調(diào)頻法和頻率鍵控法。根據(jù)頻率鍵控法建模的2FSK調(diào)制電路總體方框圖如圖1所示。根據(jù)FSK調(diào)制原理,用硬件描述語言VHDL進(jìn)行設(shè)計(jì),生成的FSK調(diào)制電路的VHDL元件符號(hào)如圖2所示。2.22系統(tǒng)的fpsd分析在電子設(shè)計(jì)自動(dòng)化(EDA)仿真軟件QuartusⅡ環(huán)境下,對(duì)利用VHDL編程的FSK調(diào)制電路進(jìn)行編譯和仿真,其仿真波形如圖3所示。當(dāng)start信號(hào)為高電平“1”時(shí),FSK調(diào)制開始,輸入的基帶信號(hào)為x,輸出的調(diào)制信號(hào)為y。系統(tǒng)時(shí)鐘clk周期為10ns,載波f1和載波f2的周期分別為60ns和20ns,基帶碼元x的碼元寬度為12個(gè)時(shí)鐘(clk)周期,即Ts=120ns。從圖3可以看出,當(dāng)x即輸入的基帶信號(hào)為低電平(代表數(shù)字信號(hào)0)時(shí),輸出y(即2FSK調(diào)制信號(hào)的頻率)與f1的頻率相一致;當(dāng)x為高電平(代表數(shù)字信號(hào)1)時(shí),輸出信號(hào)y的頻率與f2的頻率相同,得到的信號(hào)y即2FSK調(diào)制信號(hào)波形。32fsk解調(diào)器vwdl的設(shè)計(jì)和仿真3.12判決時(shí),2fsk解調(diào)電路的設(shè)計(jì)2FSK常用的解調(diào)方法包括非相干解調(diào)和相干解調(diào)。其解調(diào)原理是將2FSK信號(hào)信號(hào)分解為上下兩路2ASK信號(hào)分別進(jìn)行解調(diào),然后進(jìn)行判決。2FSK解調(diào)電路的總體方框圖如圖4所示,其中分頻器對(duì)時(shí)鐘信號(hào)進(jìn)行分頻,得到與發(fā)送端相同的數(shù)字載波信號(hào)。調(diào)制信號(hào)由f1和f2的組成,其中基帶信號(hào)電平“1”對(duì)應(yīng)f1,基帶信號(hào)電平“0”對(duì)應(yīng)載波f2。計(jì)數(shù)器根據(jù)兩種不同的計(jì)數(shù)情況,對(duì)應(yīng)輸出“1”和“0”。判決器對(duì)計(jì)數(shù)器輸出信號(hào)進(jìn)行抽樣判決,并輸出基帶信號(hào)。FSK解調(diào)電路的VHDL元件符號(hào)如圖5所示。3.22自適應(yīng)的lk信號(hào)計(jì)數(shù)2FSK解調(diào)電路仿真波形如圖6所示。其中clk為輸入時(shí)鐘信號(hào),start為高電平有效的使能信號(hào),x是基帶調(diào)制信號(hào),經(jīng)FSK解調(diào)后得到解調(diào)后的波形y。在解調(diào)電路中,分頻器計(jì)數(shù)時(shí)鐘信號(hào)clk的上升沿,當(dāng)時(shí)鐘的上升沿到來時(shí),FSK信號(hào)存入寄存器。計(jì)數(shù)器對(duì)寄存器中調(diào)制信號(hào)的脈沖個(gè)數(shù)進(jìn)行計(jì)數(shù),當(dāng)分頻器計(jì)數(shù)到11時(shí)清零,若分頻器的計(jì)數(shù)等于10時(shí),通過對(duì)計(jì)數(shù)器計(jì)數(shù)的大小,來判決輸出基帶信號(hào)y的電平。若計(jì)數(shù)小于等于3則判為“0”,否則判為“1”。從圖6中還可以看出輸出基帶信號(hào)y有延遲,即當(dāng)start高電平有效時(shí),基帶信號(hào)并沒有隨著調(diào)制信號(hào)的解調(diào)立即輸出,而是滯后調(diào)制信號(hào)大約10個(gè)時(shí)鐘信號(hào)clk。42調(diào)制解調(diào)電路2FSK調(diào)制解調(diào)電路的整體設(shè)計(jì)電路如圖7所示,其實(shí)現(xiàn)將輸入基帶信號(hào)x進(jìn)行調(diào)制,再將調(diào)制信號(hào)進(jìn)行解調(diào)輸出y的完整的調(diào)制解調(diào)過程。調(diào)制解調(diào)電路的仿真結(jié)果如圖8所示。其輸出信號(hào)y與輸入信號(hào)x波形相互對(duì)應(yīng),從仿真結(jié)果說明電路設(shè)計(jì)是正確的,最后將設(shè)計(jì)配置文件下載到可編程器件FPGA芯片EP1K30QC208-2,實(shí)現(xiàn)了2FSK調(diào)制解調(diào)電路。5設(shè)計(jì)時(shí)的修改在通信系統(tǒng)的設(shè)計(jì)中,傳統(tǒng)的方法是采用純硬件電路進(jìn)行實(shí)現(xiàn)的,其設(shè)計(jì)周期長、不容易進(jìn)行設(shè)計(jì)修改等。而采用