數(shù)字電子技術(shù)課件第六章時序邏輯電路

第六章時序邏輯電路6.1時序邏輯電路概述

6.2時序邏輯電路的分析6.3時序邏輯電路的設(shè)計6.4常用集成時序邏輯器件及應(yīng)用

6.5用Multisim10分析時序邏輯電路

6.6時序邏輯電路的VHDL描述及其仿真

一、本章內(nèi)容1.了解時序邏輯電路的特點(diǎn)及分類。2.掌握時序邏輯電路的分析方法。3.掌握時序邏輯電路的設(shè)計方法。4.熟練掌握常用集成時序邏輯器件的特點(diǎn)及應(yīng)用。5.學(xué)會應(yīng)用Multisim10分析時序邏輯電路。6.學(xué)會應(yīng)用VHDL描述時序邏輯電路。二、本章教學(xué)目的與要求

三、本章知識結(jié)構(gòu)6.1時序邏輯電路概述

所謂時序邏輯電路是指在任何時刻，邏輯電路的輸出狀態(tài)不僅取決于該時刻電路的輸入狀態(tài)，而且還與電路原來的狀態(tài)有關(guān)。由于時序邏輯電路一般是在有限個狀態(tài)間按照一定的規(guī)律轉(zhuǎn)換的，所以也被稱為狀態(tài)機(jī)。6.1.1時序邏輯電路的特點(diǎn)時序邏輯電路具有記憶功能，能夠保存電路原來的狀態(tài)。時序邏輯電路的狀態(tài)是由存儲電路來表示和記憶的，而觸發(fā)器具有記憶功能，能夠記憶電路的狀態(tài)，所以從電路組成來看，時序邏輯電路一定含有作為存儲單元的觸發(fā)器，以便存儲電路某一時刻之前的狀態(tài)。時序邏輯電路結(jié)構(gòu)框圖外部輸入信號

存儲電路的輸出信號

電路輸出信號

存儲電路的輸入信號

6.1.2時序邏輯電路的分類

按時鐘信號的連接方式劃分：同步時序電路：異步時序電路：所有觸發(fā)器由同一時鐘脈沖源控制沒有統(tǒng)一的時鐘脈沖Q0FF0Q1CLKFF2Q2FF11DC11DC11DC1“1”Q0FF0Q1CLKFF2Q2FF11DC11DC11DC1按照電路的邏輯功能進(jìn)行劃分，時序邏輯電路的可以分為寄存器、計數(shù)器、存儲器、順序脈沖發(fā)生器等。

按輸出信號的特點(diǎn)（輸出Y與現(xiàn)態(tài)Q及輸入X

的關(guān)系）分：穆爾型（Moore）：輸出只和現(xiàn)態(tài)有關(guān)，與輸入無關(guān)。米利型（Mealy）：輸出不僅和現(xiàn)態(tài)有關(guān)，還和輸入有關(guān)。Z組合電路觸發(fā)器CLKXYQZ組合電路觸發(fā)器CLKYQ6.1.3時序邏輯電路的功能描述

時序邏輯電路的邏輯功能描述可以采用邏輯表達(dá)式、狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖、時序圖等多種形式。

1.邏輯表達(dá)式

2、狀態(tài)轉(zhuǎn)換表

狀態(tài)轉(zhuǎn)換表也稱狀態(tài)遷移表或狀態(tài)表，是用列表的方式來描述時序邏輯電路輸出Y、次態(tài)Qn+1和外部輸入X、現(xiàn)態(tài)Qn之間的邏輯關(guān)系。

若將任何一組輸入變量及電路初態(tài)的取值代入狀態(tài)方程和輸出方程，即可算出電路的次態(tài)和現(xiàn)態(tài)下的輸出值；以得到的次態(tài)作為新的初態(tài)，和這時的輸入變量取值一起再代人狀態(tài)方程和輸出方程進(jìn)行計算，又得到一組新的次態(tài)和輸出值。如此繼續(xù)下去，將全部的計算結(jié)果列成真值表的形式，就得到了狀態(tài)轉(zhuǎn)換表。0000010001010001001100111000100101010111001100001思考：Q3nQ2nQ1n=111以后，電路狀態(tài)該如何改變？11100013、狀態(tài)圖

在狀態(tài)圖中一圓圈表示電路的各個狀態(tài)，以箭頭表示狀態(tài)轉(zhuǎn)換的方向。同時還在箭頭旁注明了狀態(tài)轉(zhuǎn)換前的輸入變量取值和輸出值。通常將輸入變量取值寫在斜線上，將輸出值寫在斜線下。4、時序圖

時序圖又稱為波形圖，它是以信號波形變化的形式來表示輸入輸出信號之間的關(guān)系。

6.2時序邏輯電路的分析

時序邏輯電路的分析，就是在給定時序邏輯電路的基礎(chǔ)上，找出該時序邏輯電路在輸入信號及時鐘信號的作用下，電路的狀態(tài)及輸出的變化規(guī)律，從而得出其邏輯功能。在時序邏輯電路中，存儲單元的基本單元是觸發(fā)器，基于觸發(fā)器的時序邏輯電路分析是時序邏輯電路分析的基礎(chǔ)，本節(jié)重點(diǎn)介紹基于觸發(fā)器的時序邏輯電路的分析方法。6.2.1同步時序邏輯電路的分析方法寫各觸發(fā)器的驅(qū)動方程寫觸發(fā)器的狀態(tài)方程寫電路的輸出方程作狀態(tài)轉(zhuǎn)換表或狀態(tài)轉(zhuǎn)換圖作時序波形圖得到電路的邏輯功能同步時序電路的分析方法輸入端的表達(dá)式，如T、J、K、D畫出時鐘脈沖作用下的輸入、輸出波形圖將驅(qū)動方程代入觸發(fā)器特性方程【例6-1】分析如圖所示同步時序邏輯電路的邏輯功能。解：（1）寫方程式該電路的存儲單元由3個T觸發(fā)器組成，它的驅(qū)動方程為該電路的輸出方程為將驅(qū)動方程代入T觸發(fā)器的特性方程得到的狀態(tài)方程為（2）列出狀態(tài)轉(zhuǎn)換表、畫狀態(tài)轉(zhuǎn)換表、時序圖例6-1的狀態(tài)轉(zhuǎn)換表100000001001010011100101110111000000001010011100101110111Y輸

出次

態(tài)現(xiàn)

態(tài)例6-1的狀態(tài)轉(zhuǎn)換表20000000100000101001110010111011101234567YQ3

Q2

Q1CLK

輸

出觸發(fā)器狀態(tài)轉(zhuǎn)換次序由狀態(tài)轉(zhuǎn)換表可以畫出狀態(tài)轉(zhuǎn)換圖，電路中有3個觸發(fā)器，順序?yàn)镼3Q2Q1，共有8種狀態(tài)，將這8個狀態(tài)用8個圓圈表示，并以箭頭表示轉(zhuǎn)換方向，便可得到如圖6.3所示的狀態(tài)轉(zhuǎn)換圖。

畫電路輸出在時鐘信號作用下的時序圖時，先假設(shè)電路的初始狀態(tài)為Q3Q2Q1=000，然后畫出電路的狀態(tài)波形，最后畫輸出波形。

（3）說明電路邏輯功能

通過狀態(tài)轉(zhuǎn)換表或狀態(tài)轉(zhuǎn)換圖、時序圖，可以清楚地看出，每經(jīng)過8個時鐘脈沖的作用，Q3Q2Q1的狀態(tài)從000到111按二進(jìn)制數(shù)順序遞增，電路狀態(tài)循環(huán)一次，同時在輸出端產(chǎn)生一個高電平輸出，即輸出信號可以作為進(jìn)位信號。因此，例6-1所示電路是一個同步八進(jìn)制加法計數(shù)器，時鐘脈沖CLK是計數(shù)脈沖輸入，輸出端Y是進(jìn)位輸出?！纠?-2】分析如圖所示同步時序邏輯電路的邏輯功能。解：（1）寫方程式（2）列出狀態(tài)轉(zhuǎn)換表、畫狀態(tài)轉(zhuǎn)換表、時序圖例6-2的狀態(tài)轉(zhuǎn)換表現(xiàn)

態(tài)次

態(tài)輸

出Y00000101111111010000101111111010000000011101010110101001例6-2的狀態(tài)轉(zhuǎn)換圖例6-2的時序圖

在時序邏輯電路中，只要是被利用的狀態(tài)，都成為有效狀態(tài)；沒有被利用的狀態(tài)，稱為無效狀態(tài)。有效狀態(tài)形成的循環(huán)，稱為有效循環(huán)；無效狀態(tài)形成的循環(huán)稱為無效循環(huán)。如果一個時序邏輯電路存在無效狀態(tài)，但是經(jīng)過若干個時鐘脈沖以后，電路的狀態(tài)可以回到有效循環(huán)中，這樣的電路稱為能自啟動電路，也就是說電路雖然存在無效狀態(tài)，但是沒有形成無效循環(huán)。如果無效狀態(tài)形成了循環(huán)，電路由于某種原因一旦進(jìn)入無效循環(huán)，便不能回到有效循環(huán)了，這樣的電路稱為不能自啟動電路。

由狀態(tài)轉(zhuǎn)換圖可看出該電路為六進(jìn)制計數(shù)器，又稱為六分頻電路，且無自啟動能力。

所謂分頻電路是將輸入的高頻信號變?yōu)榈皖l信號輸出的電路。六分頻是指輸出信號的頻率為輸入信號頻率的六分之一，即

6.2.2異步時序邏輯電路的分析方法

由于異步時序電路中的部分觸發(fā)器甚至全部觸發(fā)器都不使用公共的時鐘脈沖，所以電路的狀態(tài)變化是異步進(jìn)行的，當(dāng)電路的狀態(tài)發(fā)生轉(zhuǎn)換時，并非所有觸發(fā)器都有時鐘信號，只有那些具有時鐘信號的觸發(fā)器才具備狀態(tài)變化的條件。

所以分析異步時序電路的首要問題是先寫出時鐘方程。

異步時序電路的一般分析步驟：邏輯功能說明寫方程式求狀態(tài)方程列狀態(tài)表并計算畫出狀態(tài)圖與時序圖異步時序電路分析舉例

異步時序電路如圖所示，試分析其功能。

解:由電路可知CLK1=CLK3=CLK,CLK2=Q1,因此該電路為異步時序電路。各觸發(fā)器的驅(qū)動方程為狀態(tài)方程和時鐘方程為

狀態(tài)真值表

Q3nQ2n

Q1n

001010011100101110111

001↓↑↓010↓↓↓011↓↑↓100↓↓↓000↓0↓010↓↓↓010↓0↓000↓↓↓000狀態(tài)轉(zhuǎn)換圖

根據(jù)狀態(tài)真值表可畫出狀態(tài)遷移圖，由此可看出該電路是異步五進(jìn)制遞增計數(shù)器，且具有自啟動能力。

由于異步時序邏輯電路中的觸發(fā)器不是在同一個時鐘脈沖操作下工作，如果觸發(fā)器的時鐘脈沖信號和輸入信號同時改變，而且是經(jīng)過不同的路徑到達(dá)的，這時就產(chǎn)生了競爭現(xiàn)象，競爭的結(jié)果可能導(dǎo)致觸發(fā)器的誤動作，這就是觸發(fā)器的競爭-冒險現(xiàn)象。而由于同步時序邏輯電路的觸發(fā)器在同一個時鐘脈沖下工作，可以認(rèn)為在觸發(fā)器動作之前輸入信號已經(jīng)穩(wěn)定，所以不會存在競爭-冒險現(xiàn)象。此外，時序邏輯電路中的競爭-冒險現(xiàn)象還可能是由時序邏輯電路中的組合邏輯電路部分引起的，所以，在分析時序邏輯電路的競爭-冒險現(xiàn)象時，要從組合邏輯電路和觸發(fā)器這兩個方面進(jìn)行分析。6.3

時序邏輯電路的設(shè)計方法根據(jù)設(shè)計要求畫原始狀態(tài)圖最簡狀態(tài)圖畫電路圖檢查電路能否自啟動1246選觸發(fā)器，求時鐘、輸出、狀態(tài)、驅(qū)動方程5狀態(tài)編碼3化簡1.設(shè)計步驟確定輸入、輸出變量及狀態(tài)數(shù)2n-1<M≤2n若兩個狀態(tài)在相同的輸入下有相同的輸出，并狀態(tài)轉(zhuǎn)移效果相同，則這兩個狀態(tài)為等價狀態(tài)。n個觸發(fā)器共有2n種狀態(tài)組合?！纠?-4】利用JK觸發(fā)器設(shè)計一個帶有進(jìn)位輸出的同步七進(jìn)制計數(shù)器。解：該電路不需輸入端，進(jìn)位輸出用Y表示，規(guī)定有進(jìn)位輸出時Y=1，無進(jìn)位輸出時Y=0。七進(jìn)制計數(shù)器應(yīng)該有七個有效狀態(tài)，分別用S0、S1、…S6表示。畫出其狀態(tài)轉(zhuǎn)換圖：1建立原始狀態(tài)圖狀態(tài)轉(zhuǎn)換圖不需化簡。因?yàn)?2<7<23，因此取觸發(fā)器位數(shù)n=3。對狀態(tài)進(jìn)行編碼，得到狀態(tài)轉(zhuǎn)化表如下：狀態(tài)化簡2狀態(tài)編碼34選觸發(fā)器，求時鐘、輸出、狀態(tài)、驅(qū)動方程狀態(tài)方程：若選用3個JK觸發(fā)器，需將狀態(tài)方程變換成JK觸發(fā)器特性方程的標(biāo)準(zhǔn)形式，即，找出驅(qū)動方程。比較得到觸發(fā)器的驅(qū)動方程：畫電路圖5將000作為初始狀態(tài)代入狀態(tài)方程計算次態(tài)，畫出狀態(tài)轉(zhuǎn)換圖，與狀態(tài)轉(zhuǎn)換表對照是否相同。最后檢查是否自啟動。由狀態(tài)轉(zhuǎn)換圖可知該電路能夠自啟動。檢查電路能否自啟動62.狀態(tài)化簡的方法

設(shè)計電路的復(fù)雜程度取決于電路的狀態(tài)數(shù)，狀態(tài)數(shù)越多，電路就越復(fù)雜，因此為了合理地完成同步時序邏輯電路的設(shè)計，應(yīng)該將原始狀態(tài)轉(zhuǎn)換表圖或狀態(tài)轉(zhuǎn)換表中的狀態(tài)進(jìn)行化簡，得到最簡的狀態(tài)轉(zhuǎn)換圖或狀態(tài)轉(zhuǎn)換表。如果一個狀態(tài)表中的狀態(tài)在所有輸入條件下，都有確定的次態(tài)和輸出，則稱之為完全狀態(tài)轉(zhuǎn)換表；如果狀態(tài)轉(zhuǎn)換表中的某些狀態(tài)的次態(tài)或輸出為任意值，則稱之為非完全狀態(tài)轉(zhuǎn)換表。這里只介紹完全狀態(tài)轉(zhuǎn)換表的化簡方法。（1）觀察法

假設(shè)電路的兩個狀態(tài)分別為Si和Sj，若在所有相同輸入條件下，輸出狀態(tài)完全相同，并且狀態(tài)的轉(zhuǎn)移效果也相同，則Si和Sj是等價狀態(tài)，記作[Si，Sj]，等價狀態(tài)可以合并為一個狀態(tài)。

判斷兩個狀態(tài)是否等價要先判斷在所有輸入條件下的輸出是否相等，如果輸出不相等，則不是等價狀態(tài)；如果輸出相等，再判斷狀態(tài)的轉(zhuǎn)移效果是否也相同。轉(zhuǎn)移效果相同包含三個方面，分別為次態(tài)相同、次態(tài)交錯和次態(tài)互為隱含條件。

次態(tài)相同是指在相同輸入條件下，兩個狀態(tài)的次態(tài)完全相同，例如，某電路的狀態(tài)S1和S2在相同輸入條件下，次態(tài)都為S3，則S1和S2在的轉(zhuǎn)移效果相同。

次態(tài)交錯是指電路的兩個狀態(tài)在某些輸入條件下，不斷地在這兩個狀態(tài)之間轉(zhuǎn)換，而在另外的輸入條件下，轉(zhuǎn)移到同一個次態(tài)。例如，某電路在輸入為0時，不停地在狀態(tài)S1和S2在之間轉(zhuǎn)換，一旦輸入為1，S1和S2的次態(tài)都為S3，則S1和S2的轉(zhuǎn)移效果相同。

如果在某些輸入條件下，電路狀態(tài)S1的次態(tài)為S3，S2的次態(tài)為S4，則要繼續(xù)比較S3和S4的轉(zhuǎn)移效果，如果S3和S4的轉(zhuǎn)移效果相同，則S1和S2的轉(zhuǎn)移效果相同；如果S3和S4的轉(zhuǎn)移效果不相同，則S1和S2的轉(zhuǎn)移效果不相同，所以將[S3，S4]稱為S1和S2的等價隱含條件。如果S1和S2與S3和S4互為等價隱含條件，則S1和S2等價，S3和S4也等價。

等價狀態(tài)具有傳遞性，如果S1和S2等價，S2和S3等價，則S1和S3也等價。相互等價狀態(tài)的集合稱為等價類，凡是不被其他等價類所包含的等價類稱為最大等價類。如果某個狀態(tài)和其它狀態(tài)都不等價，則該狀態(tài)本身就是一個最大等價類。（2）隱含表法

對于較簡單的原始狀態(tài)轉(zhuǎn)換表，可以采用觀察法進(jìn)行狀態(tài)化簡，如果狀態(tài)轉(zhuǎn)換圖比較復(fù)雜，為了有條理地進(jìn)行狀態(tài)化簡，可以采用列隱含表的方法。下面通過例子來介紹隱含表法。【例6-5】設(shè)計一個串行數(shù)據(jù)檢測器，當(dāng)輸入數(shù)據(jù)中連續(xù)輸入4個1時輸出為1，其它情況輸出為0。解法1：隱含表法是通過列隱含表、順序比較、關(guān)聯(lián)比較和尋找最大等價類等步驟，最后得到最簡的狀態(tài)轉(zhuǎn)換表。

根據(jù)要求，該電路有一個輸入端和一個輸出端，輸入端用X表示，輸出端用Y表示。當(dāng)輸入數(shù)據(jù)中連續(xù)輸入4個1時輸出為1，說明電路具有記憶功能，能夠記憶3位連續(xù)的輸入，共有8中情況，分比為000、001、010、011、100、101、110、111。只有當(dāng)3位連續(xù)輸入為111，第4位也輸入1時，輸出才為1。這8種狀態(tài)分別用A、B、C、D、E、F、G、H來表示。假設(shè)電路已經(jīng)記憶的3個輸入為011（狀態(tài)D），如果第4位輸入X=0，則電路的次態(tài)為001（狀態(tài)B）；如果第4位輸入X=1，則電路的次態(tài)為101（狀態(tài)F）。例6-5的原始狀態(tài)轉(zhuǎn)換表狀

態(tài)輸

入輸

出X=0X=1X=0X=1ABCDEFGHAABBCCDDEEFFGGHH0000000000000001隱含表是一種直角三角形表格，它的特點(diǎn)是“缺頭、少尾”，表中的每個方格表示由縱坐標(biāo)和橫坐標(biāo)所決定的一個狀態(tài)對?！藺BEFABEFABEFABEF√ACEGACEGBCFGBCFGACEGACEGBCFGBCFG√ADEHADEHBDFHBDFHCDGHCDGH×××××××狀態(tài)輸入輸

出X=0X=1X=0X=1ABCDEFGHAABBCCDDEEFFGGHH0000000000000001××××××××××××××

尋找最大等價類，凡是填有狀態(tài)對或標(biāo)有“√”的方格，都代表一個等價狀態(tài)對，于是得到全部的等價狀態(tài)對：[A，B]、[A，C]、[B，C]、[C，D]、[E，F(xiàn)]。等價狀態(tài)[A，B]、[A，C]、[B，C]、[C，D]構(gòu)成等價類[A，B，C，D]，[E，F(xiàn)]也是一個等價類。而且[A，B，C，D]、[E，F(xiàn)]互不包含在對方的等價類中，因此它們都是最大等價類。剩余的兩個狀態(tài)[G]、[H]不和任何狀態(tài)等價，因此它們也是最大等價類。這樣，全部的最大等價類為[A，B，C，D]、[E，F(xiàn)]、[G]、[H]。

將最大等價類中的狀態(tài)進(jìn)行合并，每個最大等價類用一個狀態(tài)代替，得到最簡的狀態(tài)轉(zhuǎn)換表。最大等價類[A，B，C，D]用狀態(tài)A表示；最大等價類[E，F(xiàn)]用狀態(tài)E表示；[G]、[H]仍用[G]、[H]表示。例6-5的最簡狀態(tài)轉(zhuǎn)換表狀

態(tài)輸

入輸

出X=0X=1X=0X=1AEGHAAAAEGHH00000001

由于電路只有4個狀態(tài)，所以只需要2個觸發(fā)器，如果取觸發(fā)器狀態(tài)Q2Q1的00、01、10、11分別代表狀態(tài)A、E、G、H，并選用JK觸發(fā)器組成這個檢測電路，則可以從狀態(tài)轉(zhuǎn)換圖畫出電路次態(tài)和輸出的卡諾圖。

解法2：根據(jù)設(shè)計要求，電路有一個輸入端和一個輸出端，輸入端用X表示，輸出端用Y表示。當(dāng)輸入數(shù)據(jù)X中連續(xù)輸入4個1時輸出Y=1，其它情況輸出Y=0。由于事先不知道實(shí)現(xiàn)該邏輯功能的時序電路有多少個狀態(tài)，因此用字母A、B等表示電路的狀態(tài)。假定某個狀態(tài)為初始狀態(tài)，再根據(jù)輸入條件分析電路狀態(tài)變化和輸出值，依次類推，直到所有的邏輯關(guān)系都確定為止。

假設(shè)電路的初態(tài)為A，若輸入X=0，根據(jù)題目要求，電路輸出Y=0，而且不需要對該輸入進(jìn)行檢測，電路狀態(tài)停留在A。若輸入X=1，意味著出現(xiàn)了需要識別序列1111的第1位代碼1，電路進(jìn)入下一個狀態(tài)B，電路輸出Y=0。狀態(tài)B表示有代碼1輸入。

若電路處于狀態(tài)B，若輸入X=0，相當(dāng)于沒有出現(xiàn)需要檢測的代碼，電路回到狀態(tài)A，電路輸出Y=0。若輸入X=1，意味著出現(xiàn)了需要識別序列1111的第2位代碼1，電路進(jìn)入下一個狀態(tài)C，電路輸出Y=0。狀態(tài)C表示有序列11輸入。

若電路處于狀態(tài)C，若輸入X=0，相當(dāng)于沒有出現(xiàn)需要檢測的代碼，電路回到狀態(tài)A，電路輸出Y=0。若輸入X=1，表明出現(xiàn)了需要識別序列1111的第3位代碼1，電路進(jìn)入下一個狀態(tài)D，電路輸出Y=0。狀態(tài)D表示有序列111輸入。若電路處于狀態(tài)D，若輸入X=0，相當(dāng)于沒有出現(xiàn)需要檢測的代碼，電路回到狀態(tài)A，電路輸出Y=0。若輸入X=1，表示出現(xiàn)了需要識別序列1111的第4位代碼1，電路進(jìn)入下一個狀態(tài)E，電路輸出Y=1。狀態(tài)E表示有序列1111輸入。

若電路處于狀態(tài)E，若輸入X=0，相當(dāng)于沒有出現(xiàn)需要檢測的代碼，電路回到狀態(tài)A，電路輸出Y=0。若輸入X=1，相當(dāng)于又出現(xiàn)了需要識別的序列1111，電路停留在狀態(tài)E，電路輸出Y=1。

根據(jù)以上分析，可以求得如圖所示的原始狀態(tài)轉(zhuǎn)換圖。比較圖中的狀態(tài)D和狀態(tài)E可以發(fā)現(xiàn)，它們在相同輸入下有相同的輸出，并且電路的次態(tài)也相同，因此D和E是等價狀態(tài)，可以合并為一個狀態(tài)，用D表示，從而得到最簡的狀態(tài)轉(zhuǎn)換圖。3.自啟動設(shè)計

設(shè)計完時序邏輯電路以后，應(yīng)檢查電路能否自啟動，而這一步驟是在最后進(jìn)行的，如果電路不能自啟動，而電路又要求能夠自啟動，就需要重新修改設(shè)計了。為了避免這種情況的發(fā)生，在設(shè)計電路時就應(yīng)該采取一定的措施，使電路能夠自啟動。

如果電路有無效狀態(tài)，設(shè)計出的電路不一定能自啟動。為了使存在無效狀態(tài)的電路也能自啟動，一般的做法是在求狀態(tài)方程時，要利用無關(guān)項(xiàng)進(jìn)行化簡，假設(shè)利用卡諾圖進(jìn)行化簡，如果把無關(guān)項(xiàng)的“×”畫在圈內(nèi)，相當(dāng)于把“×”當(dāng)作1，如果把無關(guān)項(xiàng)的“×”畫在圈外，相當(dāng)于把“×”當(dāng)作0，這相當(dāng)于將無效狀態(tài)指定了次態(tài)。如果指定的次態(tài)屬于有效循環(huán)中的狀態(tài)，那么電路就能自啟動；如果指定的次態(tài)也是無效狀態(tài)，那么電路就不能自啟動。

6.4常用集成時序邏輯器件及應(yīng)用

一種用于存儲少量的二進(jìn)制代碼或數(shù)據(jù)的時序邏輯電路，稱為寄存器。

常用的寄存器類型按功能分有基本寄存器和移位寄存器兩類?；炯拇嫫鞯慕Y(jié)構(gòu)比較簡單，數(shù)據(jù)輸入輸出只能采用并行方式。移位寄存器的結(jié)構(gòu)稍復(fù)雜，數(shù)據(jù)的輸入與輸出可以根據(jù)需要決定采用并行與串行工作方式，應(yīng)用靈活，用途廣泛。6.4.1寄存器1.基本寄存器具有清零功能的4位并行輸入并行輸出寄存器：

1→01011→1→0→1→1只有CLK脈沖的上升沿到來后，數(shù)據(jù)才能存入寄存器?！?→0→0→01DQ0C1FF0RD01DQ1C1FF1RD11DQ2C1FF2RD21DQ3C1FF3RD3RDCLK→0→1

D觸發(fā)器構(gòu)成的4位基本寄存器(1)右移寄存器①

用D觸發(fā)器（也可用JK觸發(fā)器）②驅(qū)動方程D1=DIR

D2=Q1

D3=Q2

D4=Q3

③邏輯電路圖

1DC1FF11DC1FF21DC1FF31DC1FF4Q2Q3Q4Q1CLKDIR2.移位寄存器思考：用JK觸發(fā)器如何實(shí)現(xiàn)上述電路？

串行數(shù)據(jù)輸入端④動作特點(diǎn)設(shè)移位寄存器的初始狀態(tài)Q1Q2Q3Q4=0101，DIR的輸入為1。

0101Q2Q3DIRQ4Q1110101

溢出在CLK脈沖作用下，數(shù)據(jù)右移一位。

⑤工作波形設(shè)移位寄存器的初始狀態(tài)Q1Q2Q3Q4=0000，DIR的輸入代碼為1011，請畫出各觸發(fā)器輸出端在移位過程中的波形。

tttQ1Q2Q3Q40000t00001010100001001011DIRCLK0t0t1101(2)左移寄存器

①用D觸發(fā)器

②驅(qū)動方程

D1=Q2

D2=Q3

D3=Q4

D4=DIL

③邏輯圖

DILQ1FF0Q2FF1Q3FF2Q4C11DCLKC11DC11DC11DFF3串行數(shù)據(jù)輸入端3.集成移位寄存器（1）74LS164

74LS164是一個串行輸入、并行輸出的8位單向移位寄存器，其邏輯符號圖如圖所示。圖中A、B是串行代碼輸入端，是異步清零端,QA~QH

是并行代碼輸出端，CLK為移位脈沖輸入端。

（2）74LS194

74LS194的邏輯符號圖并行代碼輸入端

并行代碼輸出端異步清零端

移位脈沖輸入端工作模式控制端

左移串行代碼輸入端右移串行代碼輸入端兩片74LS194構(gòu)成的8位雙向移位寄存器4.寄存器的應(yīng)用（1）實(shí)現(xiàn)數(shù)據(jù)串行-并行轉(zhuǎn)換

在數(shù)字系統(tǒng)中，數(shù)據(jù)的傳輸有兩種形式，一種是串行傳輸，另一種是并行傳輸。串行傳輸是指每一節(jié)拍只傳送1位數(shù)據(jù)，n位數(shù)據(jù)需n個節(jié)拍才能傳送出去。并行傳輸是指一個節(jié)拍可以傳輸n位數(shù)據(jù)。一般地，數(shù)字系統(tǒng)線路上的信息傳遞是串行傳送的，終端上的輸入或輸出通常是并行的，因而需要將串行數(shù)據(jù)轉(zhuǎn)換成并行數(shù)據(jù)，或?qū)⒉⑿袛?shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)。4位數(shù)據(jù)串行-并行轉(zhuǎn)換邏輯電路圖

（2）構(gòu)成延時電路當(dāng)移位寄存器工作于串行輸入、串行輸出時，輸入信號要經(jīng)過n個移位脈沖作用后，才能到達(dá)輸出端，因此輸出信號比輸入信號延遲了n個移位脈沖周期，這樣就起到了延時的作用。（3）組成移位型計數(shù)器利用移位寄存器和適當(dāng)?shù)倪壿嬮T電路可以構(gòu)成移位型計數(shù)器，其內(nèi)容將在后面講述。6.4.2計數(shù)器

在數(shù)字系統(tǒng)中，能夠記憶輸入脈沖個數(shù)的電路稱為計數(shù)器。計數(shù)器是數(shù)字系統(tǒng)中使用最多的時序邏輯電路，它的主要邏輯功能是計算輸入脈沖個數(shù)，除此之外，它還可以用于分頻、定時及進(jìn)行數(shù)字運(yùn)算等等。計數(shù)器是一個周期性的時序電路，其狀態(tài)轉(zhuǎn)換圖是一個閉合環(huán)，閉合環(huán)循環(huán)一次所需要的計數(shù)脈沖的個數(shù)稱為計數(shù)器的模值M。由n個觸發(fā)器構(gòu)成的計數(shù)器，其模值M一般應(yīng)滿足2n-1＜M≤2n。

1.計數(shù)器的分類

(1)按進(jìn)位模數(shù)來分

模2計數(shù)器：進(jìn)位模數(shù)為2n的計數(shù)器均稱為模2計數(shù)器。其中n為觸發(fā)器級數(shù)。非模2計數(shù)器：進(jìn)位模數(shù)非2n,用得較多的如十進(jìn)制計數(shù)器。(2)按計數(shù)脈沖輸入方式分(觸發(fā)器是否同時翻轉(zhuǎn)

)

同步計數(shù)器：計數(shù)脈沖引至所有觸發(fā)器的CLK端，使應(yīng)翻轉(zhuǎn)的觸發(fā)器同時翻轉(zhuǎn)。

異步計數(shù)器：計數(shù)脈沖并不引至所有觸發(fā)器的CLK端，有的觸發(fā)器的CLK端，是其它觸發(fā)器的輸出，因此觸發(fā)器不是同時動作。

(3)按計數(shù)增減趨勢分

加法計數(shù)器：每來一個計數(shù)脈沖，觸發(fā)器組成的狀態(tài)就按二進(jìn)制代碼規(guī)律增加。這種計數(shù)器有時又稱遞增計數(shù)器。

減法計數(shù)器：每來一個計數(shù)脈沖，觸發(fā)器組成的狀態(tài)，按二進(jìn)制代碼規(guī)律減少。有時又稱為遞減計數(shù)器。

可逆計數(shù)器：又稱加減或雙向計數(shù)器，計數(shù)規(guī)律可按遞增規(guī)律，也可按遞減規(guī)律，由控制端決定。2.二進(jìn)制計數(shù)器（1）同步二進(jìn)制加法計數(shù)器

根據(jù)二進(jìn)制加法的運(yùn)算規(guī)則可知，一個多位二進(jìn)制數(shù)在進(jìn)行加法運(yùn)算時，最低位每來一個計數(shù)脈沖，就要改變一次狀態(tài)；如果第i位以下各位全部為1，則在進(jìn)行加1運(yùn)算時，第i位應(yīng)該變狀態(tài)。如果用T觸發(fā)器來實(shí)現(xiàn)n位同步二進(jìn)制加法計數(shù)器，只須將計數(shù)脈沖接至所有觸發(fā)器的時鐘輸入端，令最低位觸發(fā)器的輸入端為1，即T1=1，第i位觸發(fā)器的輸入端Ti等于第i位以下觸發(fā)器輸出的邏輯與，即（i=2，3，…，n），進(jìn)位輸出信號為。

T觸發(fā)器構(gòu)成的4位同步二進(jìn)制加法計數(shù)器

狀態(tài)轉(zhuǎn)換表計數(shù)順序觸發(fā)器狀態(tài)進(jìn)位輸出CLK

Q4

Q3

Q2

Q1C0123456789101112131415160000000100100011010001010110011110001001101010111100110111101111000000000000000000010（2）同步二進(jìn)制減法計數(shù)器

根據(jù)二進(jìn)制減法計數(shù)規(guī)則，在n位二進(jìn)制減法計數(shù)器中，只有當(dāng)?shù)趇位以下各級觸發(fā)器都為0時，再來一個計數(shù)脈沖才能使第i位觸發(fā)器狀態(tài)改變。因此，用T觸發(fā)器構(gòu)成同步二進(jìn)制減法計數(shù)器時，第i位觸發(fā)器輸入端的接法為T1=1、（i=2，3，…，n），借位信號B=。

（3）異步二進(jìn)制加法計數(shù)器

根據(jù)二進(jìn)制加法的運(yùn)算特點(diǎn)可知，當(dāng)多位二進(jìn)制數(shù)的第i（i＞2）位是1時，如果從第i-1位再來一個加法計數(shù)脈沖，則第i位由1變?yōu)?，并向第i+1位發(fā)出進(jìn)位信號，使第i+1位觸發(fā)器的狀態(tài)發(fā)生翻轉(zhuǎn)。因此高位觸發(fā)器的狀態(tài)改變發(fā)生在低位觸發(fā)器輸出由1變?yōu)?的時刻，如果以T觸發(fā)器來構(gòu)成異步二進(jìn)制計數(shù)器，只要令T觸發(fā)器的輸入端接1，并將低位觸發(fā)器的輸出作為高位觸發(fā)器的時鐘信號就可以了。如果T觸發(fā)器采用下降沿觸發(fā)器構(gòu)成，應(yīng)將低位的輸出Q接至高位的時鐘信號輸入端；如果采用上升沿觸發(fā)器構(gòu)成，應(yīng)將低位的輸出Q′接至高位的時鐘信號輸入端。（4）異步二進(jìn)制減法計數(shù)器

根據(jù)二進(jìn)制減法的運(yùn)算特點(diǎn)可知，當(dāng)多位二進(jìn)制數(shù)的第i（i＞2）位是0時，如果從第i-1位再來一個減法計數(shù)脈沖，則第i位由0變?yōu)?，并向第i+1位發(fā)出借位信號，使第i+1位觸發(fā)器的狀態(tài)發(fā)生翻轉(zhuǎn)。因此高位觸發(fā)器的狀態(tài)改變發(fā)生在低位觸發(fā)器輸出由0變?yōu)?的時刻，如果以T觸發(fā)器來構(gòu)成異步二進(jìn)制計數(shù)器，只要令T觸發(fā)器的輸入端接1，并將低位觸發(fā)器的輸出作為高位觸發(fā)器的時鐘信號就可以了。如果T觸發(fā)器采用下降沿觸發(fā)器構(gòu)成，應(yīng)將低位的輸出Q′接至高位的時鐘信號輸入端；如果采用上升沿觸發(fā)器構(gòu)成，應(yīng)將低位的輸出Q接至高位的時鐘信號輸入端。3.十進(jìn)制計數(shù)器（1）同步十進(jìn)制加法計數(shù)器

假設(shè)同步十進(jìn)制加法計數(shù)器按照8421BCD碼進(jìn)行加法計數(shù)，并令輸入計數(shù)脈沖用CLK表示，進(jìn)位信號用C表示。根據(jù)8421BCD碼的計數(shù)規(guī)則，得出同步十進(jìn)制計數(shù)器的狀態(tài)轉(zhuǎn)換表。

（2）同步十進(jìn)制減法計數(shù)器

4.集成計數(shù)器

目前，TTL型和CMOS型的集成計數(shù)器品種很多，主要分為同步計數(shù)器和異步計數(shù)器兩大類，每類中都有二進(jìn)制計數(shù)器和十進(jìn)制計數(shù)器。另外，集成計數(shù)器為了使用方面，還帶有預(yù)置數(shù)或清零功能。表6-13列出了幾種常用的集成計數(shù)器，在這里只對部分集成計數(shù)器進(jìn)行介紹。表6-13幾種常用的集成計數(shù)器型號計數(shù)方式預(yù)置數(shù)方式清零方式觸發(fā)方式74LS16074LS16174LS16274LS16374LS19074LS19174LS19274LS19374LS290同步十進(jìn)制加法同步十六進(jìn)制加法同步十進(jìn)制加法同步十六進(jìn)制加法同步十進(jìn)制加/減同步十六進(jìn)制加/減同步十進(jìn)制加/減同步十六進(jìn)制加/減異步二-五-十加法同步（低電平）同步（低電平）同步（低電平）同步（低電平）異步（低電平）異步（低電平）異步（低電平）異步（低電平）無異步（低電平）異步（低電平）同步（低電平）同步（低電平）無無異步（高電平）異步（高電平）異步（高電平）上升沿上升沿上升沿上升沿上升沿上升沿上升沿上升沿下降沿74LS161的邏輯符號圖74LS161的邏輯功能示意圖74LS161的功能表CLKENP

ENT工作狀態(tài)×↑××↑01111×0111××××0

1×011清零預(yù)置數(shù)保持保持（C=0）計數(shù)74LS163功能表74163具有同步清零和同步置數(shù)功能。74LS163的引腳排列和74LS161相同，不同之處是74LS163采用同步清零方式，而74LS161采用的是異步清零方式。CLK

ENPENT工作狀態(tài)

↑↑

××↑01111×0111置零預(yù)置數(shù)保持保持（C=0）計數(shù)××××01×011預(yù)置數(shù)控制端使能端加／減控制端串行時鐘輸出74LS191的邏輯符號圖74LS191的邏輯功能示意圖74LS191是單時鐘同步十六進(jìn)制加/減計數(shù)器4位同步二進(jìn)制計數(shù)器74LS191功能表74LS191具有異步置數(shù)功能。CLK

工作狀態(tài)××↑↑1×001011××01保持預(yù)置數(shù)加法計數(shù)減法計數(shù)

74LS192是雙時鐘同步十進(jìn)制加/減計數(shù)器，也成為可逆計數(shù)器，它具有異步置數(shù)和異步清零功能。74LS192的邏輯符號圖74LS192的邏輯功能示意圖74LS290是異步二-五-十進(jìn)制加法計數(shù)器。

74LS290的邏輯符號圖置0輸入端置9輸入端計數(shù)脈沖輸入端計數(shù)器輸出端74LS290的功能表輸入輸出功能CPQDQCQBQA××↓10001000001001計數(shù)置0置95.任意進(jìn)制計數(shù)器的設(shè)計

所謂任意進(jìn)制計數(shù)器主要是指計數(shù)長度既非2n，又非10的計數(shù)器，如五進(jìn)制、七進(jìn)制和十二進(jìn)制等計數(shù)器。

使用集成計數(shù)器構(gòu)成任意進(jìn)制計數(shù)器通常采用反饋清零法、反饋置位法和級聯(lián)法，也可以將三種方法綜合使用，以構(gòu)成任意進(jìn)制的計數(shù)器。

構(gòu)成任意進(jìn)制計數(shù)器的方法之一是使用觸發(fā)器和門電路來構(gòu)成；方法之二是使用現(xiàn)成的集成計數(shù)器加以改造而成。反饋清零法

所謂反饋清零法就是在現(xiàn)有的集成計數(shù)器的有效計數(shù)循環(huán)中，選取一個中間狀態(tài)形成一個控制邏輯，去控制集成計數(shù)器的清零端，使計數(shù)器計數(shù)到此狀態(tài)后即返回零狀態(tài)重新開始計數(shù)，這樣就舍棄了一些狀態(tài)，把計數(shù)容量較大的計數(shù)器改成了計數(shù)容量較小的計數(shù)器。

由于集成計數(shù)器的清零方式有同步清零與異步清零之分別，在選擇清零的中間狀態(tài)時有一定的區(qū)別。我們將產(chǎn)生清零信號的狀態(tài)稱為清零狀態(tài)，設(shè)將要構(gòu)成的N進(jìn)制計數(shù)器的有效循環(huán)狀態(tài)為S0~SN-1，則采用同步清零方式的芯片時，清零狀態(tài)為SN-1；而采用異步清零方式的芯片時，清零狀態(tài)為SN。

反饋清零法構(gòu)成N進(jìn)制計數(shù)器時常用的步驟：

（1）根據(jù)芯片的清零方式選定清零狀態(tài)SN-1或SN。

（2）根據(jù)清零狀態(tài)的二進(jìn)制代碼寫出清零邏輯，即根據(jù)芯片控制端的要求寫出相應(yīng)的邏輯表達(dá)式。

（3）畫連線圖【例6-8】分別用集成同步四位二進(jìn)制計數(shù)器74163和74161構(gòu)成十三進(jìn)制計數(shù)器。解：①74163是采用同步清零方式的同步計數(shù)器，應(yīng)選用SN-1為清零狀態(tài)，即選用S12為清零狀態(tài)。S12=1100。

求出清零邏輯：74LS163構(gòu)成的十三進(jìn)制

②74161是采用異步清零方式的同步計數(shù)器，應(yīng)選用SN為清零狀態(tài)，即選用S13為清零狀態(tài)。S13=1101。

求出清零邏輯：連線圖：

74LS161構(gòu)成的十三進(jìn)制

由于清零信號隨著計數(shù)器被清零而立即消失，所以清零信號持續(xù)的時間很短，如果集成計數(shù)器中的觸發(fā)器復(fù)位速度有快有慢，則可能造成復(fù)位慢的觸發(fā)器還沒有復(fù)位，清零信號已經(jīng)消失，引起電路誤動作。為了克服這個缺點(diǎn)，經(jīng)常將控制邏輯先經(jīng)過一個基本RS觸發(fā)器，然后再加至計數(shù)器的清零端，如圖所示。反饋置位法

反饋置位法與反饋歸零法類似，也需要選擇一個狀態(tài)為置位狀態(tài)，選擇的方法與選擇歸零狀態(tài)的方法一致，取決于芯片采用的是同步還是異步置位方式。（4）畫連線圖反饋置位法構(gòu)成N進(jìn)制計數(shù)器的步驟：

（1）根據(jù)芯片的置位方式選定置位狀態(tài)SN-1或SN，同步置位方式選SN-1，異步置位方式選SN。

（2）根據(jù)置位狀態(tài)的二進(jìn)制代碼寫出置位邏輯，即根據(jù)芯片控制端的要求寫出相應(yīng)的邏輯表達(dá)式。（3）根據(jù)指定的有效循環(huán)的起始狀態(tài)設(shè)定預(yù)置數(shù)的值。

【例6-9】試用集成同步十進(jìn)制計數(shù)器74LS160構(gòu)成按圖所示狀態(tài)變化的計數(shù)器。解：由狀態(tài)轉(zhuǎn)換圖可知，計數(shù)器的起始狀態(tài)為0100，結(jié)束狀態(tài)為1000。由于74LS160具有同步預(yù)置數(shù)功能，因此選定的中間狀態(tài)1000形成控制邏輯。由于計數(shù)器的起始狀態(tài)為0100，所以并行數(shù)據(jù)輸入端D=0、C=1、B=0、A=0。

【例6-10】試用兩片集成同步十進(jìn)制計數(shù)器74LS160構(gòu)成百進(jìn)制計數(shù)器。解：由于100=10×10，所以將兩片74LS160直接按串行進(jìn)位方式或并行進(jìn)位方式相連，就可以構(gòu)成百進(jìn)制計數(shù)器。串行進(jìn)位方式電路圖并行進(jìn)位方式電路圖6.移位寄存器型計數(shù)器（1）環(huán)形計數(shù)器

在n個觸發(fā)器構(gòu)成的移位寄存器中，將移位寄存器的輸出Qn反饋至第一個觸發(fā)器的輸入端，使觸發(fā)器連接成環(huán)形，便構(gòu)成了環(huán)形計數(shù)器，這種計數(shù)器能夠把存儲的代碼循環(huán)右移。由4個D觸發(fā)器構(gòu)成的環(huán)形計數(shù)器如圖所示。4位環(huán)形計數(shù)器

假設(shè)電路的初始狀態(tài)為Q4Q3Q2Q1=1000，在時鐘脈沖信號作用下，寄存器的狀態(tài)按照1000→0100→0010→0001的順序循環(huán)變化，由于每個狀態(tài)中只有一個1，而且1是在時鐘脈沖信號作用下依次右移的，所以可以根據(jù)各個觸發(fā)器輸出的高電平來表示輸入時鐘脈沖的數(shù)目。

為了使上圖所示的4位環(huán)形計數(shù)器能夠自啟動，需要修改反饋邏輯電路，一般地，對于由n個D觸發(fā)器組成的環(huán)形計數(shù)器來說，只要令，就可以實(shí)現(xiàn)電路的自啟動。

環(huán)形計數(shù)器的突出優(yōu)點(diǎn)是電路結(jié)構(gòu)簡單。它的缺點(diǎn)是沒有充分利用電路的狀態(tài)，n位移位寄存器可以構(gòu)成n進(jìn)制的環(huán)形計數(shù)器，即只利用n個狀態(tài)，還有2n-n個狀態(tài)未用，形成了浪費(fèi)。

（2）扭環(huán)形計數(shù)器

如果將n位移位寄存器的輸出反饋至移位寄存器的輸入端，就可以構(gòu)成扭環(huán)形計數(shù)器，也稱為約翰遜計數(shù)器。由4個D觸發(fā)器構(gòu)成的扭環(huán)形計數(shù)器如圖所示。

從上面的分析可知，n位移位寄存器可以構(gòu)成2n進(jìn)制的環(huán)形計數(shù)器，即只利用2n個狀態(tài)，還有2n-2n個狀態(tài)未用。6.4.3順序脈沖發(fā)生器

在一些數(shù)字系統(tǒng)和控制系統(tǒng)中，有時需要系統(tǒng)按照人們事先規(guī)定的順序進(jìn)行運(yùn)算或操作，這就要求系統(tǒng)的控制部分能夠發(fā)出正確的控制信號，這些控制信號往往是通過在時間上有一定先后順序的脈沖信號形成的。能夠產(chǎn)生順序脈沖信號的電路稱為順序脈沖發(fā)生器，脈沖信號發(fā)生器可以用移位寄存器實(shí)現(xiàn)，也可以用計數(shù)器和譯碼器實(shí)現(xiàn)。1.移位寄存器型順序脈沖發(fā)生器

利用移位寄存器構(gòu)成環(huán)形計數(shù)器，當(dāng)計數(shù)器的有效循環(huán)中只有一個1時，它就是一個順序脈沖發(fā)生器。利用移位寄存器構(gòu)成順序脈沖發(fā)生器電路結(jié)構(gòu)簡單，不需要加譯碼電路，但是使用的觸發(fā)器比較多，并且需要采取能夠自啟動的反饋邏輯電路。2.計數(shù)器型順序脈沖發(fā)生器

當(dāng)順序脈沖個數(shù)比較多時，可以采用計數(shù)器加譯碼器組成的順序脈沖發(fā)生器。用同步十六進(jìn)制計數(shù)器74LS161和3線-8線譯碼器74LS138構(gòu)成的順序脈沖發(fā)生電路如圖所示。6.4.4序列信號發(fā)生器

序列信號是指按照一定規(guī)則排列的周期性串行數(shù)字信號，在每個循環(huán)周期中，1和0是按照一定的規(guī)則排列的。序列信號可以作為數(shù)字系統(tǒng)的同步信號或是地址代碼，因此在通信、雷達(dá)、遙控、遙測等方面都有廣泛的應(yīng)用。能夠產(chǎn)生序列信號的時序電路稱為序列信號發(fā)生器，它可以用移位寄存器或計數(shù)器構(gòu)成。移位寄存器型序列信號發(fā)生器

移位寄存器型序列信號發(fā)生器是由移位寄存器和反饋組合電路構(gòu)成的。

如果序列信號的位數(shù)（長度）是m，按照移位寄存器的移存規(guī)律，應(yīng)組成m個獨(dú)立狀態(tài)完成狀態(tài)轉(zhuǎn)移，假設(shè)所需移位寄存器的位數(shù)為n，則應(yīng)滿足2n-1＜m≤2n，根據(jù)m個不同的狀態(tài)求出反饋函數(shù)，就可以組成產(chǎn)生所需序列的序列信號發(fā)生器?！纠?-11】設(shè)計一個產(chǎn)生序列信號11100010、11100010、…11100010的移位寄存器型序列信號發(fā)生器。解：由于給定序列信號的位數(shù)為m=8，因此n≥3，取n=3，按3位一組將序列信號劃分為8個狀態(tài)，其狀態(tài)轉(zhuǎn)換關(guān)系如表所示。

從表中可以看出，移位寄存器進(jìn)行的是右移操作，由此可以畫出反饋輸入的卡諾圖，即的卡諾圖。例6-11的狀態(tài)轉(zhuǎn)換表序號現(xiàn)態(tài)次態(tài)反饋輸入CLKF1234567811111010000000101010101111010000000101010101111100010111

如果移位寄存器利用D觸發(fā)器構(gòu)成，則得到的邏輯電路如圖所示。根據(jù)以上分析可知，從Q3輸出就可以得到所求的序列信號。

根據(jù)已知的序列信號進(jìn)行狀態(tài)劃分時，可能出現(xiàn)兩組或多組狀態(tài)相同的情況，在沒有外加控制信號的條件下，是不能實(shí)現(xiàn)的，只有通過增加移位寄存器的位數(shù)，直到得到m個獨(dú)立狀態(tài)為止。2.計數(shù)器型序列信號發(fā)生器

計數(shù)器型序列信號發(fā)生器是由計數(shù)器和組合電路輸出兩部分組成，在組合電路輸出序列信號。計數(shù)器的模值（計數(shù)容量）必須和序列信號的位數(shù)相同?！纠?-12】設(shè)計一個產(chǎn)生序列信號1101000101、1101000101、…1101000101的計數(shù)器型序列信號發(fā)生器，用同步十進(jìn)制計數(shù)器74LS160和8選1數(shù)據(jù)選擇器74LS151實(shí)現(xiàn)。解：由于給定序列信號的位數(shù)為m=10，令計數(shù)器的每一個狀態(tài)與給定序列信號的一位相對應(yīng)，可列出狀態(tài)對應(yīng)表。

例6-12的狀態(tài)對應(yīng)表

1101000101

0000000100100011010001010110011110001001Y序列信號計數(shù)器輸出1101000101

D0=，D1=1，D2=0，D3=1，D4=0，D5=0，D6=0，D7=1，由此得到的邏輯電路圖如圖所示。3.最長線性序列信號發(fā)生器

最長線性序列信號的序列長度為2n-1，n是移位寄存器的位數(shù)。最長線性序列信號發(fā)生器是在n位移位寄存器的基礎(chǔ)上，增加異或反饋電路組成的，由于其結(jié)構(gòu)已經(jīng)定型，并且反饋電路的邏輯函數(shù)和連接形式都有一定的規(guī)律，因此可以利用查表的方法設(shè)計出最長線性序列信號。

例如要產(chǎn)生長度為15，首先根據(jù)2n-1=15確定n=4，再查表6-21可得反饋函數(shù)，假設(shè)電路的初態(tài)為1111，在時鐘脈沖CLK的作用下，輸出的序列信號為111100010011010，循環(huán)長度為15。由于電路處于0000狀態(tài)時，反饋函數(shù)=0，在時鐘脈沖作用下，電路的次態(tài)仍為0000，即該電路不能自啟動。為了上圖所示電路能夠自啟動，必須修改其反饋函數(shù)，使0000的次態(tài)為0001，令。則可以自啟動。

根據(jù)以上分析可知，當(dāng)用n位移位寄存器構(gòu)成最長線性序列信號發(fā)生器時，只需查表確定其反饋函數(shù)，然后對