《模擬與數(shù)字電子技術(shù)基礎(chǔ) 蔡惟錚》第9章習(xí)題解答

集成邏輯門電路習(xí)題解答習(xí)題[9-1]選擇填空：1．在數(shù)字電路中，穩(wěn)態(tài)時(shí)晶體管一般工作在（放大，開關(guān)）狀態(tài)。在題圖9-1中，若UI<0，則晶體管（截止，飽和），此時(shí)UO=（5V，3.7V，2.3V）；。在電路中其他參數(shù)不變的條件下，僅Rb減小時(shí)，晶體管的飽和程度（減輕，加深，不變）；僅Rc減小時(shí)，飽和程度（減輕，加深，不變）。題圖9-1中C的作用是（去耦，加速，隔直）。2．在電路參數(shù)上如何保證非門的邏輯功能？欲使晶體管處于飽和狀態(tài)，ui需滿足的條件為（a.UI>0；b.；c.），為什么？題圖9-1題圖9-2(a)解：1．開關(guān)，截止，3.7V，b，加深，減輕，增大，加速。2．應(yīng)選(b)；(a)不確切；（b）中VCC/Rc是臨界飽和的基極電流值，應(yīng)該用飽和區(qū)的值；(UI-0.7)/Rb是基極電流值應(yīng)該大于等于VCC/Rc，等于是臨界飽和，大于是過飽和。(c)中ui不確切。[9-2]選擇填空：1．由TTL門組成的電路如題圖9-2(a)所示，已知它們的輸入短路電流為Iis＝1.6mA，高電平輸入電流IiH＝40μA。試問：當(dāng)A=B=1時(shí)，G1的（拉，灌）電流為；A=0時(shí)，G1的（拉，灌）電流為。2．G1后接邏輯門的數(shù)量是否對(duì)第1小題的答案有影響？為什么？3．題圖9-2(b)中示出了某門電路的特性曲線，試據(jù)此確定它的下列參數(shù)：輸出高電平UOH=；輸出低電平UOL=；輸入短路電流Iis=；高電平輸入電流IiH；閾值電平UT=；開門電平UON=；關(guān)門電平UOFF=；低電平噪聲容限UNL=；高電平噪聲容限UNH=；最大灌電流IOLMax=；扇出系數(shù)No=。題圖9-2(b)4．TTL門電路輸入端懸空時(shí)，應(yīng)視為（高電平，低電平，不定）；此時(shí)如用指針式萬用表測(cè)量輸入端的電壓，讀數(shù)約為（3.5V，0V，1.4V）。5．集電極開路門（OC門）在使用時(shí)須在（輸出與地，輸出與輸入，輸出與電源）之間接一電阻。6．CMOS門電路的特點(diǎn)：靜態(tài)功耗（很大，極低）；而動(dòng)態(tài)功耗隨著工作頻率的提高而（增加，減小，不變）；輸入電阻（很大，很小）；噪聲容限（高，低，等）于TTL門。7．某TTL反相器的延遲時(shí)間tPLH=15ns，tPHL=10ns。輸入信號(hào)為占空比50%的方波，該方波的頻率不得高于（50MHz，40MHz，30MHz）。解：1．灌，3.2mA，拉，160A2.更正“、G2”刪去。有影響，G1后接邏輯門的數(shù)量對(duì)灌電流有影響，取決于G1的低電平扇出系數(shù)；G1的拉電流，取決于G1后接邏輯門的并聯(lián)的輸入端頭數(shù)，即高電平扇出系數(shù)。3．3V，0.3V，1.4mA，0.02mA，1.5V，1.5V，1.5V，1.2V，1.5V，15mA，10。4．高電平，1.4V。5．輸出與電源。6．極低，增加，很大，高。7．30MHz。[9-3]電路如題圖9-3(a)～(f)所示，寫出各邏輯門的輸出邏輯函數(shù)表達(dá)式。題圖9-3題9-3電路圖解：F1=，F(xiàn)2=1，F(xiàn)3=，F(xiàn)4=，F(xiàn)5=1，F(xiàn)6=[9-4]TTL三態(tài)門電路如題圖9-4所示。在下圖示輸入波形的情況下，畫出其輸出端的波形。題圖9-4題9-4電路圖解：當(dāng)時(shí)，當(dāng)時(shí)，于是，邏輯表達(dá)式F的波形見解圖9-4所示。解圖9-4[9-5]題圖9-5中各電路中凡是能實(shí)現(xiàn)非功能的打?qū)μ?hào)，否則打×。圖(a)為TTL門電路，圖(b)為CMOS門電路。(a)TTL門(b)CMOS門題圖9-5題9-5電路圖解：(a)TTL門(b)CMOS門解圖9-4左1：CMOS邏輯門輸入端理論上沒有電流，實(shí)際上是有電流的，不過很小，所以1M上的電壓降不確定。一般CMOS門的輸入端不允許解高阻值的電阻，或懸空。左2：CMOS邏輯門輸入端不允許懸空。左3：同相傳輸。左4：TG為高阻輸出。[9-6]要實(shí)現(xiàn)題圖9-6中各TTL門電路輸出端所示的邏輯關(guān)系各門電路的接法是否正確？如不正確，請(qǐng)予更正。題圖9-6題9-6電路圖解：見解圖9-6。解圖9-6[9-7]由CMOS傳輸門和反相器構(gòu)成的電路如題圖9-7（a）所示，試畫出在圖（b）波形作用下的輸出uo的波形（ui1=10Vui2=5V）(a)(b)題圖9-7題9-7電路圖解：輸出波形見解圖9-6。解圖9-6[9-8]甲乙兩人用指針式萬用表測(cè)量一個(gè)由TTL門組成的電路，發(fā)現(xiàn)某點(diǎn)的電位為1.8V。對(duì)此甲認(rèn)為是由于該點(diǎn)的負(fù)載過重，導(dǎo)致