微型計算機安裝調(diào)試與維修3

微型計算機安裝調(diào)試與維修第二章PC機基本結構原理2.3主板2.1PC機的基本部件2.2CPU2.4芯片組2.5內(nèi)存2.6外存2.7顯示卡2.8顯示器2.9聲卡2.10調(diào)制解調(diào)器2.11網(wǎng)卡2.12鍵盤與鼠標2.13接口2.14USB接口2.15基本輸入輸出程序BIOS2.5內(nèi)存

內(nèi)部存儲器（簡稱內(nèi)存）是CPU可以直接訪問的存儲器，是計算機存儲各種信息的部件。容量和速度是存儲器兩個比較重要的指標。容量一般用bit或Byte為單位。速度：存取時間、存取周期、讀寫時間、讀寫周期，以ns(納秒）為單位。2.5內(nèi)存一、內(nèi)存分為兩類：（1）ROM

只讀存儲器，ROM中的內(nèi)容只能讀取、不能被改寫，掉電后數(shù)據(jù)不會丟失。ROM主要用于存儲BIOS程序。（2)RAM

隨機存儲器。RAM中的內(nèi)容可以讀取和改寫，但掉電后數(shù)據(jù)會丟失。RAM用于臨時存放用戶的各種數(shù)據(jù)和程序等信息。

RAM分為SRAM（靜態(tài)存儲器）和DRAM（動態(tài)存儲器）。①SRAM：

SRAM存儲單元的基本結構是一個雙穩(wěn)態(tài)電路，由寫電路控制讀、寫的轉(zhuǎn)換。只要寫電路有電，其開關元件的狀態(tài)就保持不變，不需要電流刷新。因此SRAM稱為靜態(tài)存儲器。由于開關元件有晶體管代替，而晶體管的轉(zhuǎn)換時間一般都小于20ns，因此，SRAM的讀寫速度很快，由于這種開關電路的元件較多，一個存儲單元由4個晶體管和2個電阻組成。因而集成度低、成生產(chǎn)成本高。在計算機中SRAM主要做高速緩存（cache）用。2.5內(nèi)存②DRAM

即通常所說的內(nèi)存。只要不斷電，SRAM中存儲的數(shù)據(jù)就不會丟失，不需要刷新。而DRAM中存儲的數(shù)據(jù)就需要不斷的進行刷新，否則數(shù)據(jù)會丟失。

DRAM的結構比SRAM簡單的多，一個DRAM單元有一個晶體管和一個電容組成，DRAM的晶體管通過小電容的電壓來保持斷開、接通狀態(tài)，當小電容有電時，晶體管接通表示1；當小電容沒電時，晶體管斷開表示0，由于電容的放電特性充電后的小電容上的電荷很快丟失，因此，需要不斷進行充電，即“刷新”。由于電容的充放電需要時間，其平均讀寫時間在60ns-120ns，讀寫速度遠遠低于SRAM。由于結構簡單，所以得晶體管數(shù)僅是SRAM的1/4，集成度很高，成本大大低于SRAM，適合做大容量存儲器用。因此，內(nèi)容通常采用DRAM。2.5內(nèi)存二.內(nèi)存的基本工作方式

1、選中地址：CPU向內(nèi)存控制器發(fā)出地址，內(nèi)存控制器再向內(nèi)存芯片傳送這一地址，芯片內(nèi)的邏輯電路將地址轉(zhuǎn)化為存儲單元的行地址和列地址.2、把數(shù)據(jù)從選中的存儲單元傳送到內(nèi)存芯片的輸出電路;3、內(nèi)存芯片輸出數(shù)據(jù)到外部。三、DRAM的幾種常用類型：

1、FPM-快頁模式隨機存儲器簡稱快頁內(nèi)存。每三個時鐘周期傳送一次數(shù)據(jù)。其主要應用在當時的386。

2.5內(nèi)存2、EDODRAM-擴充數(shù)據(jù)輸出隨機存儲器

EDODRAM內(nèi)存，它取消了擴展數(shù)據(jù)輸出內(nèi)存與傳輸內(nèi)存兩個存儲周期之間的時間間隔，在把數(shù)據(jù)發(fā)送給CPU的同時去訪問下一個頁面，故而速度要比普通DRAM快15-30%。每2個時鐘周期傳送一次數(shù)據(jù)。其主要應用在當時的486及早期的Pentium電腦上。

2.5內(nèi)存3、SDRAM-同步動態(tài)隨機存儲器可以與系統(tǒng)時鐘同步工作，SDRAM使用雙存儲體結構，內(nèi)含兩個交叉的存儲陣列，當CPU從一個存儲陣列訪問數(shù)據(jù)的同時，在內(nèi)存控制器作用下另一個已準備好讀寫數(shù)據(jù)。通過兩個存儲陣列的切換，讀寫效率得到成倍提高。做到與系統(tǒng)時鐘同步。每1個時鐘周期傳送一次數(shù)據(jù)。按標準運行工作頻率，可將SDRAM分為PC66、PC100、PC133三大標準。對應系統(tǒng)總線：66、100、133MHZ。

2.5內(nèi)存4、RDRAM-存儲器總線式動態(tài)隨機存儲器原來是RAMBUS公司為電視游戲機提出的一種內(nèi)存規(guī)格，由于能達到更高的時鐘頻率而被INTEL公司看中，并聯(lián)合其他廠商推出。它能在很高的頻率范圍下通過一個簡單的總線傳輸數(shù)據(jù)，在高速同步時鐘脈沖的上升和下降沿都能傳輸數(shù)據(jù)，因而能達到很高的帶寬。DDR和SDRAM不同，它采用了串行的數(shù)據(jù)傳輸模式。在推出時，因為其徹底改變了內(nèi)存的傳輸模式，無法保證與原有的制造工藝相兼容，而且內(nèi)存廠商要生產(chǎn)RDRAM還必須要加納一定專利費用，再加上其本身制造成本，就導致了RDRAM從一問世就高昂的價格讓普通用戶無法接收。而同時期的DDR則能以較低的價格，不錯的性能，逐漸成為主流，雖然RDRAM曾受到英特爾公司的大力支持，但始終沒有成為主流。使用RDRAM時必須將內(nèi)存插槽全部插滿，如果內(nèi)存條數(shù)量不夠，必須使用專用的連接器插滿內(nèi)存插槽.

2.5內(nèi)存5、DDRSDRAM-雙數(shù)據(jù)脈沖隨機存取器

DDRSDRAM簡稱DDR，也就是“雙倍速率SDRAM“的意思。DDR可以說是SDRAM的升級版本，它的原理就是利用時鐘的上升沿和下降沿各傳輸一次數(shù)據(jù)（一般的SDRAM僅允許在上升沿傳輸數(shù)據(jù)），這樣不需要提高時鐘的頻率就能加倍提高SDRAM的速度，DDRSDRAM就可以在一個時鐘周期傳輸兩次數(shù)據(jù)，所以理論上具有SDRAM內(nèi)存兩倍的帶寬。同SDRAM一樣，DDRSDRAM也是采用64b的并行數(shù)據(jù)總線。在100MHz下，DDR內(nèi)存理論上可提供(100MHz×2×64b)/8=1.6GB/s的數(shù)據(jù)傳輸率，在133MHz下可達到(133MHz×2×64b)/8=2.1GB/s。2.5內(nèi)存2.5內(nèi)存6、DDRⅡDDR2SDRAM是新一代的內(nèi)存標準。雖然DDR2和DDR都采用了在時鐘的上升延和下降延同時進行數(shù)據(jù)傳輸?shù)幕痉绞?，但是最大的區(qū)別在于，DDR2內(nèi)存可進行4位預讀取，端口數(shù)據(jù)傳輸率和內(nèi)存單元之間數(shù)據(jù)讀/寫之間的倍率兩倍于標準DDR內(nèi)存的2位預讀取，即DDR2擁有兩倍于DDR的預讀系統(tǒng)命令數(shù)據(jù)的能力。這個四位預讀取技術可以在核心頻率較低的情況下實現(xiàn)較高的數(shù)據(jù)傳輸率。DDR2采用100MHz的核心頻率，通過四條傳輸路線同步傳輸至I/O緩存，這樣就實現(xiàn)了400MHz的實際頻率。這樣的存儲模塊命名為DDR2-400，其中的400表示內(nèi)存模塊到內(nèi)存控制器之間的數(shù)據(jù)傳輸速率。這樣，DDR2就完全實現(xiàn)了在不降低總頻率的情況下，將核心頻率降低到100MHz，從而很輕松能夠?qū)崿F(xiàn)更小散熱量，更低電壓要求。而且，核心頻率可以進一步提升，從而實現(xiàn)133×4，166×4，最大200×4達到800MHz的程度。2.5內(nèi)存7、DDRⅢ2.5內(nèi)存高速緩存存儲器為了解決CPU和主內(nèi)存之間的速度匹配問題，就在CPU和DRAM之間加上SRAM做高速緩存存儲器。它可以承擔系統(tǒng)85%的內(nèi)存請求。提高命中率的最好方法是盡量使cache存放CPU最近一直在使用的數(shù)據(jù)。CPUcache主存未命中命中2.5內(nèi)存CPU向cache中寫入的數(shù)據(jù)必須要及時寫到主存中，有兩種方式：1、WTcache-直寫式cacheCPU在對cache寫入的同時，將數(shù)據(jù)寫入到主存中，這樣可以保證cache中的內(nèi)容和主存中的內(nèi)容一致。2、WBcache-回寫式cacheCPU在對cache寫入數(shù)據(jù)時，并不立即將數(shù)據(jù)寫入到主存中，而時在CPU空閑時再把數(shù)據(jù)寫入到主存中。目前微機都采用回寫式cache。C