2022年北京郵電大學(xué)計算機(jī)科學(xué)與技術(shù)專業(yè)《計算機(jī)組成原理》科目期末試卷B(有答案)

實用文檔2022年北京郵電大學(xué)計算機(jī)科學(xué)與技術(shù)專業(yè)《計算機(jī)組成原理》科目期末試卷B（有答案）一、選擇題1、下述說法中正確的是（）。I.半導(dǎo)體RAM信息可讀可寫，且斷電后仍能保持記憶Ⅱ.動態(tài)RAM是易失性RAM，而靜態(tài)RAM中的存儲信息是不易失的Ⅲ.半導(dǎo)體RAM是易失性RAM，但只要電源不斷電，所存信息是不丟失的IV.半導(dǎo)體RAM是非易失性的RAMA.I、ⅢB.只有ⅢC.Ⅱ、IVD.全錯2、某機(jī)器字長32位，存儲容量64MB，若按字編址，它的尋址范圍是（）。A.8MB.16MBC.16MD.8MB3、計算機(jī)中表示地址時，采用（）。A.原碼B.補(bǔ)碼C.移碼D.無符號數(shù)4、某機(jī)字長8位，含一位數(shù)符，采用原碼表示，則定點小數(shù)所能表示的非零最小正數(shù)為（）A.2-9B.2-8C.2-7D.2-65、4位機(jī)器內(nèi)的數(shù)值代碼，則它所表示的十進(jìn)制真值可能為（）。I.16Ⅱ.-1Ⅲ.-8V.8A.I、V、ⅢB.IⅡ、IⅣC.Ⅱ、Ⅲ、IVD.只有V6、下列關(guān)于同步總線的說法中，正確的有（）。I.同步總線一般按最慢的部件來設(shè)置公共時鐘II.同步總線一般不能很長III.同步總線一般采用應(yīng)答方式進(jìn)行通信IV.通常，CPU內(nèi)部總線、處理器總線等采用同步總線A.I，IIB.I，II，IVC.III，IVD.II，III，IV7、在下列各種情況中，最應(yīng)采用異步傳輸方式的是（）.A.I/O接口與打印機(jī)交換信息B.CPU與主存交換信息C.CPU和PCI總線交換信息D.由統(tǒng)一時序信號控制方式下的設(shè)備8、下列部件中，CPU存取速度由慢到快的排列順序正確的是（）。A.外存、主存、Cache、寄存器B.外存、主存、寄存器、CacheC.外存、Cache、寄存器、主存D.主存、Cache、寄存器、外存9、已知計算機(jī)A的時鐘頻率為800MHz，假定某程序在計算機(jī)A上運行需要12s?，F(xiàn)在硬件設(shè)計人員想設(shè)計計算機(jī)B，希望該程序在B上的運行時間能縮短為8s，使用新技術(shù)后可使B的時鐘頻率大幅度提高，但在B上運行該程序所需要的時鐘周期數(shù)為在A上的1.5倍。那么，機(jī)器B的時鐘頻率至少應(yīng)為（）能運到所希望的要求。A.800MHzB.1.2GHzC.1.5GHzD.1.8GHz10、下列選項中，能引起外部中斷的事件是（）。A.鍵盤輸入B.除數(shù)為0C.浮點運算下溢D.訪存缺貞11、在獨立編址的方式下，存儲單元和I/O設(shè)備是靠（）來區(qū)分的。A.不同的地址碼B.不同的地址線C.不同的指令D.不同的數(shù)據(jù)線12、下列關(guān)于指令流水線數(shù)據(jù)通路的敘述中，正確的是（）。A.包含生成控制信號的控制部件B.包含算術(shù)邏輯運算部件ALUC.包含通用寄存器組和取指部件D.由組合邏輯電路和時序邏輯電路組合而成13、在計算機(jī)體系結(jié)構(gòu)中，CPU內(nèi)部包括程序計數(shù)器（PC）、存儲器數(shù)據(jù)寄存器（MDR）、指令寄存器（IR）和存儲器地址寄存器（MAR）等。若CPU要執(zhí)行的指令為MOVRO，#100（即將數(shù)值100傳送到寄存器R0中），則CPU首先要完成的操作是（）。A.100ROB.100→MDRC.PC→MARD.PC→IR14、下列關(guān)于一地址指令的說法正確的是（）。A.只有一個操作數(shù)B.一定有兩個操作數(shù)，其中一個是隱含的，完成功能（A）OP（ACC）C.如果有兩個操作數(shù)，則兩個操作數(shù)相同，完成功能（A）OP（A）D.可能有兩個操作數(shù)，也可能只有一個操作數(shù)15、四地址指令OPA1A2A3A4的功能為（A1）OP（A2）一A3，且A4給出下一條指令地址，假設(shè)A1，A2，A3，A4都為主存儲器地址，則完成上述指令需要訪存（）次。A.2B.3C.4D.5二、填空題16、一位十進(jìn)制數(shù)，用BCD碼表示需______位二進(jìn)制碼，用ASCII碼表示需______位二進(jìn)制碼。17、對存儲器的要求是________、________、________為了解決這三個方面的矛盾。計算機(jī)采用多級存儲器體系結(jié)構(gòu)。18、漢字的________、________、________是計算機(jī)用于漢字輸入、內(nèi)部處理、輸出三種不同用途的編碼。19、存儲_______并按_______順序執(zhí)行，這是馮·諾依曼型計算機(jī)的工作原理。20、通道是一個特殊功能的______，它有自己的______專門負(fù)責(zé)數(shù)據(jù)輸入輸出的傳輸控制。21、主存儲器的性能指標(biāo)主要是_______、_______存儲周期和存儲器帶寬。22、計算機(jī)軟件一般分為兩大類：一類叫________，另一類叫________操作系統(tǒng)屬于________類。23、存儲_______并按_______順序執(zhí)行，這是馮·諾依曼型計算機(jī)的工作原理。24、堆棧是一種特殊的_______尋址方式，它采用_______原理。按構(gòu)造不同，分為寄存器堆棧和_______堆棧。25、PCI總線是當(dāng)前流行的總線。它是一個高_(dá)________且與_________無關(guān)的標(biāo)準(zhǔn)總線。三、名詞解釋題26、輔存：27、數(shù)據(jù)幀：28、水平型微指令：29、RAM：四、簡答題30、在寄存器一寄存器型，寄存器一存儲器型和存儲器一存儲器型三類指令中，哪類指令的執(zhí)行時間最長？哪類指令的執(zhí)行時間最短？為什么？31、什么是中斷？請說明它的特點和適用場合。32、何謂分布式仲裁方式？33、中斷處理過程包括哪些操作步驟？五、計算題34、假設(shè)機(jī)器字長為16位，其中階碼6位（包含兩位階符），尾數(shù)10位（包含兩位數(shù)符）。已知十進(jìn)制數(shù)x=125，y=-18.125，試計算[x-y]補(bǔ)。（其結(jié)果用二進(jìn)制真值表示，舍入時采用0舍l入法）。35、將下列十進(jìn)制數(shù)表示成浮點規(guī)格化數(shù)，階碼4位（包含一位階符），分別用補(bǔ)碼和移碼表示；尾數(shù)9位（包含一位數(shù)符），用補(bǔ)碼表示。1）27/64。2）-27/64。36、一個Cache-主存系統(tǒng)，采用50MHz的時鐘，存儲器以每一個時鐘周期傳輸一個字的速率連續(xù)傳輸8個字，以支持塊長為8個字的Cache，且每個字長為32位。假設(shè)讀操作所花費的時間：1個周期接收地址，3個周期延遲，8個周期傳輸8個字；寫操作所花費的時間：1個周期接收地址，2個周期延遲，8個周期傳輸8個字，3個周期恢復(fù)和寫入糾錯碼。求下述幾種情況下的存儲器的帶寬。1）全部訪問為讀操作。2）全部訪問為寫操作。3）65%的訪問為讀操作，35%的訪問為寫操作。六、綜合題37、現(xiàn)有4級流水線，分別完成取指、指令譯碼并取數(shù)、運算、回寫4步操作，假設(shè)完成各部操作的時間依次為100ns，100ns，80ns，50ns。試問：1）流水線的操作周期應(yīng)設(shè)計為多少？2）試給出相鄰兩條指令發(fā)生數(shù)據(jù)相關(guān)的例子（假設(shè)在硬件上不采取措施），試分析第2條指令要推遲多少時間進(jìn)行才不會出錯？3）如果在硬件設(shè)計上加以改進(jìn)，至少需要推遲多少時間？38、某計算機(jī)采用頁式虛擬存儲管理方式，按字節(jié)編址，虛擬地址為32位，物理地址為24位，頁大小為8KB:TLB采用全相聯(lián)映射；Cache數(shù)據(jù)區(qū)大小為64KB，按2路組相聯(lián)方式組織，主存塊大小為64B。存儲訪問過程的示意圖如圖所示。請回答下列問題。1）圖中字段A~G的位數(shù)各是多少？TLB標(biāo)記字段B中存放的是什么信息？2）將塊號為4099的主存塊裝入到Cache中時，所映射的Cache組號是多少？對應(yīng)的H字段內(nèi)容是什么？3）Cache缺失處理的時間開銷大還是缺頁處理的時間開銷大？為什么？4）為什么Cache可以采用直寫（WriteThrough）策略，而修改頁面內(nèi)容時總是采用回寫（WriteBack）策略？39、設(shè)某機(jī)器共能完成120種操作，CPU共有8個通用寄存器，且寄存器都為12位。主存容量為16K字（機(jī)器采用按字尋址），采用寄存器-存儲器型指令。1）欲使指令可直接訪問主存的任意地址，指令字長應(yīng)取多少位？2）若在上述設(shè)計的指令字中設(shè)置一尋址特征位X，且X=0表示某個寄存器作為基址寄存器，試畫出指令格式。試問采用基址尋址可否訪問主存的任意單元？為什么？如不能，提出一種方案，使得指令可訪問主存的任意位置。3）若存儲字長等于指令字長，且主存容量擴(kuò)大到64K字，在不改變硬件結(jié)構(gòu)的前提下，可采用什么方法使得指令可訪問存儲器的任意位置。

參考答案一、選擇題1、D2、C3、D4、C5、D6、B7、A8、A9、D10、A11、C12、A13、C14、D15、C二、填空題16、4717、容量大速度快成本低18、輸入編碼內(nèi)碼字模碼19、程序地址20、處理器指令和程序21、存儲容量存取時間22、系統(tǒng)軟件應(yīng)用軟件系統(tǒng)軟件23、程序地址24、數(shù)據(jù)先進(jìn)后出存儲器25、帶寬處理器三、名詞解釋題26、輔存：一般通過輸入輸出部件連接到主存儲器的外圍設(shè)備，成本低，存儲時間長。27、數(shù)據(jù)幀：串行數(shù)據(jù)傳輸?shù)奈桓袷?，包括起始位，?shù)據(jù)位，校驗位，結(jié)束位和空閑位。28、水平型微指令：水平型微指令的特點是一次能定義并執(zhí)行多個并行操作的微命令。從編碼方式看，直接編碼、字段直接編碼、字段間接編碼以及直接編碼和字段直接和間接混合編碼都屬水平型微指令。其中直接編碼速度最快，字段編碼要經(jīng)過譯碼，故速度受影響29、RAM：隨機(jī)訪問存儲器，能夠快速方便的訪問地址中的內(nèi)容，訪問的速度與存儲位置無關(guān)。四、簡答題30、答：寄存器-寄存器型執(zhí)行速度最快，存儲器-存儲器型執(zhí)行速度最慢。因為前者操作數(shù)在寄存器中，后者操作數(shù)在存儲器中，而訪問一次存儲器所需的時間一般比訪問一次寄存器所需時間長。31、答：在計算機(jī)的運行過程中，cpu接到跟緊急的服務(wù)請求而暫停執(zhí)行的現(xiàn)行程序轉(zhuǎn)而去執(zhí)行終端服務(wù)程序，已處理隨機(jī)事件，執(zhí)行完畢后又恢復(fù)源程序的執(zhí)行；主要特點：隨機(jī)性，通過執(zhí)行程序處理隨機(jī)事件；使用于中低速的NO管理，已處理隨機(jī)事件；32、答：分布式仲裁是以優(yōu)先級仲裁策略為基礎(chǔ)的仲裁方式。它不需要中央仲裁器，每個潛在的主方功能模塊都有自己的仲裁號和仲裁器。當(dāng)它們有總線請求時，把它們唯一的仲裁號發(fā)送到共享的仲裁總線上，每個仲裁器將仲裁總線上得到的號與自己的號進(jìn)行比較。如果仲裁總線上的號大，則它的總線請求不予響應(yīng)，并撤銷它的仲裁號。最后，獲勝者的仲裁號保留在仲裁總線上33、答：中斷處理過程如下：⑴設(shè)備提出中斷請求；⑵當(dāng)一條指令執(zhí)行結(jié)束時CPU響應(yīng)中斷⑶CPU設(shè)置“中斷屏蔽”標(biāo)志，不再響應(yīng)其它中斷請求⑷保存程序斷點（PC）⑸硬件識別中斷源（移到中斷服務(wù)子程序入口地，址）⑹用軟件方法保存CPU現(xiàn)場⑺為設(shè)備服務(wù)⑻恢復(fù)CPU現(xiàn)場⑼“中斷屏蔽”標(biāo)志復(fù)位，以便接收其它設(shè)備中斷請求⑽返回主程序五、計算題34、64.解析：首先將x和y轉(zhuǎn)換成浮點數(shù)x=125=0.11111010×2011y=-18.125=-0.10010001×20101由于jx=00，0111，因此[jx]補(bǔ)=00，0111，同理[-jy]補(bǔ)=11，1011故[jx]補(bǔ)=00，0111；00.11111010[-jy]補(bǔ)=00，0101；11.01101111下面可以按照5個步驟來做：1)對階。求階差：[?j]補(bǔ)=[jx]補(bǔ)-[jx]補(bǔ)=[jx]補(bǔ)+[-jy]補(bǔ)。=000111+111011=000010所以y的階碼要低2，故應(yīng)該y向x對齊，y尾數(shù)需要右移兩位，階碼加2，如下：[y]補(bǔ)=000111，11.110110112）2)尾數(shù)求差。00.11111010+00.00100101（這里加的是y尾數(shù)的負(fù)數(shù)補(bǔ)碼）01.00011111即[x-y]補(bǔ)=00，0111；01.00011111。3）規(guī)格化。尾數(shù)出現(xiàn)01.×××…x，說明需要右規(guī)一次即可，階碼加1，最后可得[x-y]補(bǔ)=00，1000；00.100011111（加了下畫線的1為右規(guī)丟棄的1）4）舍入處理。山于右規(guī)低位丟1，因此尾數(shù)末位加1，即尾數(shù)變?yōu)?0.10010000。5）溢出判斷。最后階符為00，沒有溢出，最后應(yīng)將[x-y]補(bǔ)=001000，00.10010000轉(zhuǎn)換為二進(jìn)制真值，即500x-y=0.10010000×2001000=0.10010000×28=1001000035、解析1）27/64=0.011011=0.11011×2-1當(dāng)補(bǔ)碼和尾數(shù)都采用補(bǔ)碼表示時：1，111：0.11011000。階碼采用移碼、尾數(shù)采用補(bǔ)碼表示時：0.11l：0.11011000。2）-27/64=1.011011=1.11011×2-1當(dāng)補(bǔ)碼和尾數(shù)都采用補(bǔ)碼表示時：1，11l；1.00101000。階碼采用移碼、尾數(shù)采用補(bǔ)碼表示時：0.1l1：l.00101000。36、解析：由于存儲系統(tǒng)采用50MHz的時鐘，因此每·個時鐘周期為1/（50MHz）=20ns。1）當(dāng)全部訪問為讀操作時，一次讀操作所花費的時間為Tr=（1+3+8）×20ns=240ns故存儲器的帶寬為Br=8/Tr=8/（240×10-9）=33.3×106字/s=133.2MB/s2）當(dāng)全部訪問為寫操作時，一次寫操作所花費的時間為Tr=（1+2+8+3）×20ns=280ns故存儲器的帶寬為Bw=8/Tw=8/（280×10-9）=28.6×106字/s=114.4MB/s3）讀/寫操作合在一起的加權(quán)時間為T=240ns×0.65+280ns×0.35=254ns故存儲器的帶寬為B=8/T=8/（254×10-9）=31.5×106字/s=126MB/S六、綜合題37、解析：1）流水線操作的時鐘周期T應(yīng)按4步操作中所需時問最長的一個步驟來考慮，所以T=100ns.2）兩條指令發(fā)生數(shù)據(jù)相關(guān)沖突的例子如下：ADDR1，R2，R3（R2）+（R3）→R1（將寄存器R2和R3的內(nèi)容相加存儲到寄存器RI）SUBR4，R1，R5（R1）-（R5）→R4（將寄存器R1的內(nèi)容減去寄存器R5的內(nèi)容，并將相減的結(jié)果存儲到寄存器R4）分析如下：首先這兩條指令發(fā)生寫后讀（RAW）相關(guān)。兩條指令在流水線中的執(zhí)行情況見表。ADD指令在時鐘4時將結(jié)果寫入寄存器堆（R1），但SUB指令在時鐘3時讀寄存器堆（R1）。本來ADD指令應(yīng)先寫入R1，SUB指令后讀R1，結(jié)果變成SUB指令先讀R1.ADD指令后寫R1，因而發(fā)生數(shù)據(jù)沖突。如果硬件上不采取措施，則第2條指令SUB至少應(yīng)該推遲兩個時鐘周期（2×100ns），即SUB指令中的指令譯碼并取數(shù)周期應(yīng)該在ADD指令的寫回周期之后才能保證不會出錯，見表。3）如果硬件上加以改進(jìn)，則只延遲一個時鐘周期即可（100ns）。因為在ADD指令中，運算周期就已經(jīng)將結(jié)果得到了，可以通過數(shù)據(jù)旁路技術(shù)在運算結(jié)果得到的時候?qū)⒔Y(jié)果快速地送入寄存器RI，而不需要等到寫回周期完成，見表。38、解析：1）頁大小為8KB，頁內(nèi)偏移地址為13位，故A=B=32-l3=19；D=13；C=24-13=l1：主存塊大小為64B，故G=6。2路組相聯(lián)，每組數(shù)據(jù)區(qū)容量有64B×2=128B，共有64KB/128B=512組，故F=9：E=24-G