SiC功率模塊封裝技術(shù)關(guān)鍵問題及先進技術(shù)展望

半導(dǎo)體產(chǎn)業(yè)網(wǎng)推薦：SiCMOSFET器件的集成化、高頻化和高效化需求，對功率模塊

封裝形式和工藝提出了更高的要求。本文中總結(jié)了近年來封裝形式的結(jié)構(gòu)優(yōu)化和技

術(shù)創(chuàng)新，包括鍵合式功率模塊的金屬鍵合線長度、寬度和并聯(lián)數(shù)量對寄生電感的影

響，直接覆銅（DBC）的陶瓷基板中陶瓷層的面積和高度對寄生電容的影響，以及

采用疊層換流技術(shù)優(yōu)化寄生參數(shù)等成果；綜述了雙面散熱結(jié)構(gòu)的緩沖層厚度和形狀

對散熱指標(biāo)和應(yīng)力與形變的影響；匯總了功率模塊常見失效機理和解決措施，為模

塊的安全使用提供參考。最后探討了先進燒結(jié)銀技術(shù)的要求和關(guān)鍵問題，并展望了

燒結(jié)封裝技術(shù)和材料的發(fā)展方向。

刖a

近幾十年來,以新發(fā)展起來的第3代寬禁帶功率半導(dǎo)體材料碳化硅（SiC）為基

礎(chǔ)的功率半導(dǎo)體器件，憑借其優(yōu)異的性能備受人們關(guān)注。SiC與第1代半導(dǎo)體材料

硅（Si）,褚（Ge）和第2代半導(dǎo)體材料神化鑲（GaAs）、磷化錢（GaP）、GaAsAI、

GaAsP等化合物相比，其禁帶寬度更寬，耐高溫特性更強，開關(guān)頻率更高，損耗更

低，穩(wěn)定性更好，被廣泛應(yīng)用于替代硅基材料或硅基材料難以適應(yīng)的應(yīng)用場合。

（1）禁帶寬度更寬：SiC的禁帶寬度比Si高3倍以上，使其能耐受的擊穿場

強更高（臨界擊穿場強是Si基的10倍以上），故器件能承受的峰值電壓更高、能

輸出的功率更大。相同電壓等級下，SiC功率半導(dǎo)體器件的漂移區(qū)可以做得更薄，可

使整體功率模塊的尺寸更小，極大地提高了整個功率模塊的功率密度。另外，導(dǎo)通

電阻Ron與擊穿場強的三次方成反比例關(guān)系，耐擊穿場強的能力高，導(dǎo)通電阻小，

減小了器件開關(guān)過程中的導(dǎo)通損耗，提升了功率模塊的效率。

(2)耐溫更高：可以廣泛地應(yīng)用于溫度超過600℃的高溫工況下，而Si基器

件在600℃左右時，由于超過其耐熱能力而失去阻斷作用。碳化硅極大提高了功率

器件的耐高溫特性。

(3)熱導(dǎo)率更高：SiC器件的熱導(dǎo)率比Si高3倍以上,高導(dǎo)熱率提升了器件

和功率模塊的散熱能力，減低了對散熱系統(tǒng)的要求，有利于提高功率模塊的功率密

度。

(4)載流子飽和速率更高：SiC與Si相比,其載流子飽和速率要高10倍以

上，而SiC器件的開關(guān)頻率是Si基IGBT的5~10倍，增強了器件的高頻能力。SiC

器件不僅導(dǎo)通電阻Ron小，而且開關(guān)過程損耗也低，提升了功率模塊的高頻性能。

(5)臨界位移能力更高：不僅SiC的臨界位移能力比Si高2倍以上，而

且SiC器件對輻射的穩(wěn)定性比Si基高10~100倍，SiC基器件具備更高的抗

電磁沖擊和抗輻射破壞的能力。適合用于制作耐高溫抗輻射的大功率微波器件。

然而，現(xiàn)有的封裝技術(shù)大多都是沿用Si基器件的類似封裝，要充分發(fā)揮碳化硅

的以上性能還有諸多關(guān)鍵問題亟待解決。

由于SiC器件的高頻特性，結(jié)電容小，柵極電荷低，開關(guān)速度快，開關(guān)過

程中的電壓和電流的變化率極大，寄生電感在極大的di/dt下，極易產(chǎn)生電

壓過沖和振蕩現(xiàn)象，造成器件電壓應(yīng)力、損耗的增加和電磁干擾問題。

關(guān)于在高溫、嚴(yán)寒等極端條件下可靠性急劇下降等問題，急需尋求適應(yīng)不

同工況的連接材料和封裝工藝，滿足不同封裝形式的熱特性要求。

針對模塊內(nèi)部互擾、多面散熱、大容量串并聯(lián)、制造成本和難度等問題，

適當(dāng)減少熱界面層數(shù)，縮減模塊體積，提升功率密度和多功能集成是未來的趨

勢。采用先進散熱技術(shù)、加壓燒結(jié)工藝，設(shè)計功率半導(dǎo)體芯片一體化，優(yōu)化多

芯片布局等方式，起著一定的關(guān)鍵作用。

針對上述問題，國內(nèi)外專家及其團隊研發(fā)不同封裝技術(shù)，用于提升模塊性

能，降低雜散參數(shù)，增強高溫可靠性。

美國Wolfspeed公司研發(fā)出結(jié)溫超過225℃的高溫SiC功率模塊，并將

功率模塊的寄生電感降低到5nH。美國GE公司的全球研究中心設(shè)計了一種

疊層母線結(jié)構(gòu)構(gòu)造與模塊重疊并聯(lián)的傳導(dǎo)路徑使回路電感降至4.5nH[7]e

德國賽米控公司采用納米銀燒結(jié)和SKiN布線技術(shù)，研發(fā)出SiC功率模塊的高

溫、低感封裝方法。德國英飛凌公司采用壓接連接技術(shù)，研制出高壓SiC功率

模塊。德國Fraunholfer研究所采用3D集成技術(shù)研制出高溫（200℃）、低

感（41nH）SiC功率模塊。瑞士ABB公司采用3D封裝布局，研制出大功率

低感SiC功率模塊。瑞士ETH采用緊湊化設(shè)計，優(yōu)化功率回路,研制出寄生

電感41nH的低電感SiC功率模塊。日本尼桑公司基于雙層直接敷銅板direct

bondedcopper,DBC）封裝，研制出低感SiC功率模塊，應(yīng)用于車用電機控

制器。

上述碳化硅的優(yōu)良特性，只有通過模塊封裝布局的可靠性設(shè)計、封裝材料

的選型、參數(shù)的優(yōu)化、信號的高效和封裝工藝的改善，才能得以充分發(fā)揮。

本文中重點聚焦典型封裝結(jié)構(gòu)下，低雜散參數(shù)、雙面散熱模塊下緩沖層的

影響和功率模塊失效機理等關(guān)鍵技術(shù)內(nèi)容的梳理總結(jié)，最后展望了未來加壓燒

結(jié)封裝技術(shù)和材料的發(fā)展。

1模塊封裝形式

隨著新興戰(zhàn)略產(chǎn)業(yè)的發(fā)展對第3代寬禁帶功率半導(dǎo)體碳化硅材料和芯

片的應(yīng)用需求，國內(nèi)外模塊封裝技術(shù)也得到迅速發(fā)展，追求低雜散參數(shù)、小

尺寸的封裝技術(shù)成為封裝的密切關(guān)注點，國內(nèi)外科研團隊和半導(dǎo)體產(chǎn)業(yè)設(shè)

計了結(jié)構(gòu)各異的高性能功率模塊，提升了SiC基控制器的性能。

(1)傳統(tǒng)封裝：Wolfspeed、Rohm和Semikron等制造商大多延用

傳統(tǒng)Si基封裝方式，功率等級較低，含有金屬鍵合線，雜散電感較大。

(2)DBC+PCB混合封裝：Cha等⑹和Seal等，把DBC和PCB板

進行整合，通過鍵合線連接芯片和PCB板，研創(chuàng)出DBC+PCB混合封裝。

實現(xiàn)了直接在PCB層間控制換流回路，縮減換流路徑來減小寄生電感。

(3)SKiN封裝：德國Semikron公司采用納米銀燒結(jié)和SKiN布線技

術(shù)，采用柔性PCB板取代鍵合線實現(xiàn)芯片的上下表面電氣連接，模塊內(nèi)部

回路寄生電感僅為1.5nHsl

(4)平面互連封裝：通過消除金屬鍵合線，將電流回路從DBC板平面

布局拓展到芯片上下平面的層間布局，顯著減小了回路面積，降低了雜散電

感參數(shù)，如SiliconPower公司采用端子直連(DLB)⑼、IR的Cu-Clip

IGBT⑶和Siemens的SiPLIT技術(shù)中等。

(5)雙面焊接(燒結(jié))封裝：在功率芯片兩側(cè)焊接DBC散熱基板，為

芯片上下表面提供散熱通道；或者使用銀燒結(jié)技術(shù)將芯片一面焊接DBC,

另一面連接鋁片。雙面散熱既能優(yōu)化基板邊緣場強，還能夠降低電磁干擾

(EMI)，減小橋臂中點的對地寄生電容，使其具有損耗低、熱性能好、制

造成本低等優(yōu)點。橡樹嶺實驗室、中車時代電氣、天津大學(xué)和CPES等可以

將寄生電感降低至5nHo同時，銅燒結(jié)作為一種更低成本的芯片連接方案

更被視為是未來幾年的研究熱點。目前雙面散熱技術(shù)主要應(yīng)用在新能源電

動車內(nèi)部模塊九231。

(6)壓接封裝：壓接型器件各層組件界面間依靠壓力接觸實現(xiàn)電熱傳

導(dǎo)，分為凸臺式和彈簧式兩類。與焊接型器件相比，壓接封裝結(jié)構(gòu)模塊具有

高功率密度、雙面散熱、低通態(tài)損耗、抗沖擊能力強、耐失效短路和易于串

聯(lián)等優(yōu)點―而且采用數(shù)量較少的壓接型模塊便可滿足換流時電壓等級和

容量需求為，但由于密封等要求多采用LTCC陶瓷設(shè)計，成本較高，且壓

接封裝結(jié)構(gòu)復(fù)雜，目前只用于高壓模塊的制造，具有一定的應(yīng)用市場。但離

汽車領(lǐng)域的實際應(yīng)用尚有一定的差距。

(7)三維(3D)封裝：Tokuyama等為和Herbsommer等，將SiC

模塊的上橋臂直接疊加在下橋臂上，由于SiC模塊的結(jié)構(gòu)是垂直型的，可以

大幅縮短換流回路的物理長度，以進一步減少與d〃d常目關(guān)的問題。目前

該封裝技術(shù)最大的優(yōu)勢是可以將模塊寄生電感降至1nH以下。還有將電壓

波動最大的端子放置在三維夾心結(jié)構(gòu)的中間，使端子與散熱器之間的寄生

電容急劇降低刈，進而抑制了電磁干擾噪聲劃。

功率模塊的典型封裝結(jié)構(gòu)剖面圖如圖1所示。

叼料框架連接層材料功率半導(dǎo)體密用劑金屬鍵臺線

圖1典型封裝結(jié)構(gòu)剖面圖

2低雜散電感封裝技術(shù)

目前，引線鍵合分為線材和帶材兩類，根據(jù)金屬特性不同，主要有AI、

Cu和Au。鋁線是最基本的鍵合方式，鋁帶通流能力更強，強度更高，Au

由于其成本較高，應(yīng)用相對較少，銅帶是未來的趨勢。其中柔性箔、鋁涂層

銅線和頂部DBC-銅夾技術(shù)也具有一定的應(yīng)用市場。

對于金屬引線鍵合式模塊的3維封裝結(jié)構(gòu)，通過降維處理，可以極大簡

化功率模塊結(jié)構(gòu)的仿真時間，將三維立體結(jié)構(gòu)轉(zhuǎn)換為2D平面結(jié)構(gòu)的研究為

整體功率模塊的研究應(yīng)用奠定了基礎(chǔ)，如圖2所示。

本文中采用ANSYSQ3D仿真軟件進行模型寄生參數(shù)提取，以單條金屬

鍵合線的長度/和直徑d作為待優(yōu)化參數(shù)，仿真分析/和d對寄生電感的影

響特性，如圖3所示。

圖3典型2維封裝結(jié)構(gòu)

各層的厚度九-〃和邊距a-鼻為優(yōu)化參數(shù)，其中，a是DBC結(jié)構(gòu)上層

銅距離陶瓷層邊沿的距離，因為絕緣性能、DBC小坑和阻焊等工藝的需求，

a普遍等于1mm。傳統(tǒng)典型2維封裝結(jié)構(gòu)模塊各層寬度”和厚度力的具

體尺寸如表1所示。

表1功率模塊典型尺寸

模塊寬度叼/mm厚度/t/nim

芯片4.250.38

芯片連接層4.250.08

DBC上銅8.250.30

陶瓷10.250.63

DBC下銅8.250.30

DBC連接層8.250.10

基板14.25二郵舟裝光巖

對于金屬引線鍵合式焊接的封裝結(jié)構(gòu)，寄生電感主要來自于鍵合線，其

寄生電感。可近似表示為

4=禁（In［T29）亞加血）

式中：/為鍵合線長度，上以/2+a；叢=4x10，，是真空磁導(dǎo)率；〃為

鋁鍵合線的直徑。

參照文獻［30］對鍵合線進行仿真，結(jié)果如圖4所示。經(jīng)驗證與式（1）

的數(shù)據(jù)擬合結(jié)果基本一致。

(a)不同長度((1=0.38mm)

圖4長度、直徑、并聯(lián)根數(shù)對鍵合線電感的影響

曾正等5的研究表明，芯片功率回路的寄生電容主要由DBC陶瓷層的

寄生電容決定，可表示為

（孫+2aJ）

C?=￡￡------7-------（2）

0r，已》寤訝

h3

式中：&=8.85x10-F/m,表示真空介電常數(shù)；￡=9,表示ALO陶

瓷相對介電常數(shù)，對于陶瓷AIN和陶瓷SisN.,,相對介電常數(shù)分別等于8.8

和6.70

寄生參數(shù)分布仿真結(jié)果如圖5所示，經(jīng)驗證與式（1）和式（2）的數(shù)據(jù)

擬合結(jié)果基本一致。

（1＞）寄生電容

圖5寄生參數(shù)分布

由圖4和圖5還可明顯看出各個關(guān)鍵變量對寄生參數(shù)的影響規(guī)律。鍵

合線長度越短、直徑越大，寄生電感越小，其中鍵合線長度對寄生電感影響

更顯著；陶瓷層越厚、面積越小，寄生電容越小，其中陶瓷層厚度對寄生電

容影響更顯著。

降低開關(guān)器件換流回路中電流流通路徑所通過的面積，可以減小雜散電

感，將上半橋SiCMOSFET的續(xù)流二極管和下半橋的SiCMOSFET進行位

置互換，減小換流路徑的導(dǎo)通面積，可降低雜散電感，如圖6所示，其仿真

結(jié)果如圖7所示。

圖6傳統(tǒng)封裝與疊層封裝的換流路徑示意圖

圖7疊層封裝不同換流回路雜散電感仿真結(jié)果

將功率模塊的封裝模型導(dǎo)入雜散參數(shù)提取軟件ANSYS.Q3D，依次采取

網(wǎng)絡(luò)剖分、工況定義的步驟，設(shè)置激勵源（Source）和接地（Sink）,并且

分別把激勵源添加到功率模塊端子的表面，注意激勵源可以設(shè)置多個，但是

接地只能一個，圖8是SiC模型的網(wǎng)格剖分圖。

（a）雜散電感提取模型（b）網(wǎng)格剖芬"回""

圖8雜散電感提取模型與網(wǎng)格剖分

牛利剛等研究表明，利用ANSYS.Q3D提取半橋功率模塊的寄生電

感為20.6nH,實際檢測結(jié)果是21.23nH,相差為0.63nH,即相對誤差

為3%,證明了疊層功率模塊雜散電感的仿真提取方法的準(zhǔn)確性。

金屬鍵合線的寄生電感越小，寄生振蕩越輕微，開關(guān)關(guān)斷過程中的電壓

沖擊越小，開關(guān)速率越高，開關(guān)損耗越小；與此同時，鍵合線的寄生電容也

應(yīng)盡可能小，以抑制電磁干擾的影響。

和C共同決定電磁干擾（EMI）噪聲的轉(zhuǎn)折頻率f.:

Z=!=（3）

2TTJLVCV二.EDC電驅(qū)未先

3雙面散熱技術(shù)

雙面散熱的功率模塊封裝結(jié)構(gòu)可以通過取消金屬鍵合線，增加緩沖層并

對緩沖層的形狀、材料、尺寸的優(yōu)化，可減小雜散電感，增加散熱途徑，降

低功率模塊中芯片所承受的長時間高溫危害，提高模塊的使用壽命。

根據(jù)雙面散熱結(jié)構(gòu)緩沖層的數(shù)量，分為無緩沖層、單層緩沖層、雙緩沖

層3種，如圖9所示，其中無緩沖層和雙層緩沖層均為對稱結(jié)構(gòu)。緩沖層

可有不同形式，其中有的采用金屬墊塊。文獻［33］中研究了芯片發(fā)熱狀態(tài)

下3種模塊所受最高結(jié)溫和金屬墊塊結(jié)構(gòu)所承受的熱應(yīng)力分布情況。

圖9不同緩沖層的結(jié)構(gòu)

楊寧等”的研究發(fā)現(xiàn)，不同金屬構(gòu)造的各部分熱應(yīng)力值如表2所示，

而對應(yīng)的仿真云圖如圖10所示。其中單層金屬緩沖層因結(jié)構(gòu)的不對稱性，

對其上下應(yīng)力層需要單獨分析。

（a）無金屬緩沖層（b）單金以緩沖層上用板

（，?）小金屬緩沖層卜基板（d）雙金屬緩流言’

圖10不同緩沖層的熱應(yīng)力仿真云圖

表2不同墊塊金屬結(jié)構(gòu)的熱應(yīng)力值MPa

金屬墊塊結(jié)構(gòu)銀燒結(jié)層熱應(yīng)力芯片熱應(yīng)力鑰片熱應(yīng)力

無金屬墊塊120103

單層金屬墊塊1229469

雙層金屬墊塊7967-8k

從仿真云圖中不難看出：無金屬墊塊緩沖層的雙面散熱結(jié)構(gòu)的最大等效

熱應(yīng)力為99MPa；單層金屬墊塊緩沖層的雙面散熱結(jié)構(gòu)的上基板最大等效

熱應(yīng)力是109MPa,下基板最大等效熱應(yīng)力是70MPa,上下基板的最大

等效應(yīng)力結(jié)果相差較大，主要與芯片和金屬層的熱膨脹系數(shù)、溫度差異有關(guān)；

雙金屬層墊塊緩沖層的最大等效熱應(yīng)力為81MPa。

陸國權(quán)等㈠研究表明，隨著鋁塊厚度的增加，應(yīng)力緩沖效果明顯，應(yīng)變

減小。雙面互連的SiCMOSFET芯片最大vonMises應(yīng)力和納米銀互連層

的最大塑性應(yīng)變均減小。同時，在緩沖層和上基板間燒結(jié)銀互連層中增加1

mm銀墊片可進一步降低雙面互連結(jié)構(gòu)的芯片應(yīng)力和互連層應(yīng)變，提高雙

面散熱SiC模塊的熱機械可靠性。

與方形緩沖層對比，圓柱形緩沖層可有效消除芯片和納米銀互連層應(yīng)力

集中效應(yīng)，大幅降低SiC芯片所承受的最大vonMises應(yīng)力和燒結(jié)銀互連

層的最大塑性應(yīng)變。采用圓柱形緩沖層時，納米銀層塑性應(yīng)變比采用方形緩

沖層時的納米銀層的塑性應(yīng)變值減少了47.5%。這主要是因為圓柱形緩沖

層邊緣過渡圓潤，應(yīng)力分布更均勻，而方形緩沖層的邊緣或尖角易造成芯片

和燒結(jié)銀互連層出現(xiàn)應(yīng)力集中，造成局部熱應(yīng)力劇增。

雙面散熱引線鍵合式功率模塊如圖11所示。Nakatsu等研究表明，

雙面散熱功率模塊的熱阻值比引線鍵合功率模塊約小50%;另外，它還具

有優(yōu)異的電學(xué)性能。

圖11雙面散熱引線鍵合式功率模塊

Liang等⑹研究表明，雙面散熱功率模塊的開關(guān)損耗降低到商業(yè)功率模

塊的10%,由于鍵合引線會使寄生參數(shù)數(shù)值較大，所以無鍵合線模塊，寄

生參數(shù)數(shù)值大幅減小，SiC芯片的耐高溫、高頻特性優(yōu)勢得到極大發(fā)揮。

模塊封裝中的材料都具有一定的臨界熱應(yīng)力點，超過這一數(shù)值，就會出

現(xiàn)斷裂失效的危險。SiC功率模塊的襯底尺寸主要取決于芯片的面積大小，

絕緣襯底常規(guī)厚度在0.03mm,翹曲率在3mil/in,陶瓷材料用作絕緣襯

底采用直接覆銅技術(shù)。金屬層邊緣采用臺階狀可有效減小應(yīng)力，臺階高度應(yīng)

為銅層的一半。

基板主要趨勢是使用高性能材料，減少層數(shù)和界面的數(shù)量同時保持電、

熱和機械特性。絕緣金屬基板(IMS)和IMB基板僅用于中低功率模塊，

如EV/HEV等。主流材料正逐漸從直接覆銅(DBC)轉(zhuǎn)向活性金屬釬焊

(AMB)，并采用高性能基材。雙面冷卻結(jié)構(gòu)將促進在模塊的頂部使用第2

個陶瓷基板/引線框架。

直接冷卻的基板，如銷鰭基板，減少熱界面的數(shù)量，避免使用熱界面材

料(TIM)?；搴屠鋮s系統(tǒng)的集成以及冷卻模塊設(shè)計的部署和減少熱接口

數(shù)量將是一個強大的趨勢，為未來幾年提供新的解決方案。封裝技術(shù)還需要

具備高溫可靠性的陶瓷基板和金屬底板等相應(yīng)套件⑹O

目前能適應(yīng)碳化硅設(shè)備更高運行溫度的硅膠和環(huán)氧材料正在研發(fā)中。為

了實現(xiàn)復(fù)雜和緊湊的模塊設(shè)計，在包括EV/HEV等許多應(yīng)用中，硅膠由于

其低廉的價格，使用范圍更廣泛。環(huán)氧樹脂材料的應(yīng)用，仍受到高溫下可靠

性的限制。

4失效方式匯總

功率模塊的失效機理主要集中在電氣、溫度、材料、化學(xué)等各個方面，

如圖如所示。

脆性斷裂

場性斷裂

機械

界面分層

櫥氧擊穿

鍵合線熔斷

過應(yīng)力

電磁干擾

電氣

靜電放電

輻射

失效化學(xué)落水

機理疲勞

蠕變

機械

磨損

應(yīng)力

小R結(jié)擊穿

老化電氣

電遷移

腐蝕

＜化學(xué)擴散

極狀溫率室;長

圖12功率模塊失效機理

功率模塊常見的損壞有過流損壞、過熱損壞和過壓損壞等，過流損壞為

流經(jīng)功率模塊的電流超過耐流值，過流沖擊導(dǎo)致芯片發(fā)熱嚴(yán)重，超過結(jié)溫耐

溫值，從而損壞芯片。過壓損壞為加在SiCMOSFET的漏極（G）和源極（S）

間電壓Ue大于耐壓值，使得器件極間擊穿損壞。

保障功率模塊的安全運行，不僅要考慮功率模塊電流電壓的可承受范圍，

還須考慮驅(qū)動信號添加后，避免導(dǎo)通電路出現(xiàn)短路問題和上下橋臂直通等

故障。因此，可以通過增加檢測保護電路和對控制程序進行優(yōu)化來保障功率

模塊的安全運行。

各種原因?qū)е碌墓β誓K的真實失效現(xiàn)象⑵如圖13~圖19所示。其中

功率模塊里的續(xù)流二極管發(fā)生短路和集電極-發(fā)射極擊穿燒斷等是常見的

失效現(xiàn)象。

（力錫珠殘留。＞）錫珠破壞場循環(huán)

?、）助焊劑噴濺M）翹斜-3田

圖13不良焊接的表現(xiàn)

（a）足絲翹曲（h）健合功率過大導(dǎo)致焊盤破裂

圖14超聲引線鍵合的不同效果圖

(a)芯片邊緣燒毀

(b)鍵合線引腳燒毀

圖15瞬態(tài)過電流引起的器件失效現(xiàn)象

伽)柵極過電壓

圖19功率模塊柵極失效圖

圖16瞬態(tài)過電流導(dǎo)致的芯片燒毀現(xiàn)象

83.：居2市是

(a)氣泡(1.)漏液

圖17灌膠環(huán)節(jié)的不良現(xiàn)象

(a)引腳附近擊穿(b)焊接氣泡溢出(<?)典珞群贊瓣

圖18功率模塊過電壓擊穿現(xiàn)象

對功率模塊通過均勻涂抹導(dǎo)熱硅脂作為熱界面材料(TIM)已經(jīng)不能滿

足要求，采用金屬燒結(jié)等方法是下一步的研究方向，另外增加散熱器、風(fēng)扇

和溫度傳感器等可有效防止過熱問題。增加電流互感器檢測器件與RC緩沖

電路和對程序驅(qū)動算法進行優(yōu)化等措施可有效解決過流問題。通過母線電

壓采集，進行對比保護等可有效解決過壓問題。

5先進技術(shù)展望

基于焊接與引線鍵合的傳統(tǒng)材料工藝存在熔點低、高溫蠕變失效、引線

纏繞、寄生參數(shù)等無法解決的問題，新型互連材料正從焊接向壓接、燒結(jié)技

術(shù)發(fā)展。

與焊接式功率模塊相比，壓接式模塊的優(yōu)勢具體有以下幾點。

(1)焊接通過引線連接芯片和PCB板