數(shù)字電路半期復習

1DigitalLogicDesignandApplication

ReviewandExerciseUESTC,Spring2014Chapter2

Numbersystemandcode2掌握：十進制、二進制、八進制和十六進制數(shù)的表示方法以及它們之間的相互轉換、二進制數(shù)的運算；符號數(shù)的表達：符號-數(shù)值碼（Signed-MagnitudeSystem、原碼），二進制補碼(two'scomplement，補碼)、二進制反碼（ones'complement,反碼）表示以及它們之間的相互轉換；符號數(shù)的運算；溢出的概念。掌握：其他信息的編碼表達：BCD碼（BinaryCodesforDecimalnumbers）、n中取1碼（獨熱碼）、格雷碼（Graycode）的特點及其與二進制數(shù)之間的轉換關系；了解：模擬信息的數(shù)字表達：A/D轉換的基本概念；了解：字符的代碼表示，二進制代碼在狀態(tài)、條件等的表示方面的應用；ExerciseforChap.23Iftheinputis10000000ofan8bitDAC,thecorrespondingoutputis5v.Thenaninputis00000001totheDAC,thecorrespondingoutputis

V;ifaninputis10001000,thecorrespondingDACoutputis

V.5/128(0.0391)5.3125[1776]8=(

)16=()2=

()Gray

3FE001111111110IfX’ssigned-magnituderepresentationXSMis（110101）2,thenit’s8-bittwo’scomplementrepresentationX2’sCOMPis(),and(–X)’s8-bitcomplementrepresentation(–X)2’sCOMPis()2.

1110101100010101

原碼到原碼的擴展：符號位后添0；補碼到補碼的擴展：符號位后填符號位。

001000000001ExerciseforChap.24Ifnumber[A]two’s-complement=11011001and[B]two’s-complement=10011101,calculate[-A-B]two’s-complement,[-A+B]two’s-complementandindicatewhetherornotoverflowoccurs.[-A-B]two’s-complement=[

],overflow:[

][-A+B]two’s-complement=[

],overflow:[]10001010yes11000100no(365)10=()8421BCD001101100101異號數(shù)相加絕不會發(fā)生溢出；同好數(shù)相加得到異號結果，發(fā)生溢出

。Chap.3DigitalCircuits5掌握：CMOS邏輯電平和噪聲容限；CMOS邏輯基本門的電路結構;理解：CMOS邏輯電路的穩(wěn)態(tài)和動態(tài)電氣特性；理解：特殊的輸入輸出電路結構;了解：利用仿真軟件對CMOS基本邏輯門的靜態(tài)特性和動態(tài)特性進行仿真。了解：作為電子開關運用的二極管、雙極型晶體管、MOS場效應管的工作方式；了解：其他類型的邏輯電路：TTL,ECL等；了解：不同類型、不同工作電壓的邏輯電路的輸入輸出邏輯電平規(guī)范值以及它們之間的連接配合的問題。電路成本、速度與基本電路規(guī)模的關系。ExerciseforChap.36AparticularSchmitt-triggerinverterhasVILmax=0.7V,VIHmin=2.1V,VT+=1.7V,andVT-=1.3V,VOLmax=0.3V,VOHmin=2.7V.ThentheDCnoisemarginintheHIGHstateis(),thehysteresisis().

ACMOSgatecircuitisshownasFig4.Thefunctionexpressionforthecircuitis().A)(AB+BC)’ B)(AC+BC)’C)(AB+AC)’ D)AB+AC0.6V0.4VCExerciseforChap.37TheINVERTERandAND-OR-INVERTERcircuitsareshownasFig.4(a),(b)respectively,whichconclusionbelowiscorrect?(

)A)Thedelaybetweeninputandoutputof(a)circuitismuchlessthan(b)circuit.B)Thedelaybetweeninputandoutputof(a)circuitismuchgreaterthan(b)circuit.C)Thedelaybetweeninputandoutputof(a)circuitisaboutsameas(b)circuit.D)Thedelayrelationshipbetweencircuit(a)and(b)isuncertainty.Fig.4(a)Fig.4(b)C8第四章大綱要求（1）掌握:邏輯代數(shù)的公理、定理，正負邏輯的概念與對偶關系、反演關系、香農(nóng)展開定理，以及在邏輯代數(shù)化簡時的作用；

掌握:邏輯函數(shù)的表達形式：積之和與和之積標準型、真值表、卡諾圖、最小邏輯表達式之間的關系；掌握:組合電路的分析：窮舉法和代數(shù)法；卡諾圖化簡方法；

9第四章大綱要求（2）掌握:組合電路的綜合過程：將功能敘述表達為組合邏輯函數(shù)的表達形式、使用與非門、或非門表達的邏輯函數(shù)表達式、邏輯函數(shù)的最簡表達形式及綜合設計的其他問題：無關項(don’t-careterms)的處理。理解：邏輯函數(shù)表達式的基本化簡方法—函數(shù)化簡方法；多輸出(multiple-output)邏輯化簡的方法和定時冒險（timinghazards）問題。10第四章大綱要求（3）了解：組合邏輯電路和時序邏輯電路的基本概念；邏輯代數(shù)化簡時的幾個概念：蘊含項（implicant）、主蘊含項（primeimplicant）、奇異“1”單元（distinguished1-cell)、質主蘊含項(essentialprimeimplicant);五變量及以上邏輯函數(shù)卡諾圖化簡方法；了解：開集（on-set）、閉集(off-set)的概念；ExerciseforChap.411IfapositivelogicfunctionexpressionisF=AC’+B’C(D+E)，thenthenegativelogicfunctionexpression

.F’=(A’+C)(B+C’+D’E’)TheunusedCMOSNANDgateinputinFig.1shouldbetiedtologic().

1若要將一異或門當作反相器（非門）使用，則輸入端A、B端的連接方式是（

）。A.A或B中有一個接“0”B.A或B中有一個接“1”C.A和B并聯(lián)使用D.不能實現(xiàn)BExerciseforChap.412Whatisthedualitylogicfunctionofthelogicfunction:F=∑ABC(0,3,5,7)（

）A) B)C) D)CForaNANDgateinpositivelogic,ifnegativelogicisadopted，thenNANDgatewillbechangedto（

）。

A).NXORgateB).NANDgateC).ORgateD).NORgateD對偶現(xiàn)象來源于從真實世界到邏輯世界抽象過程的不唯一性；13第六章大綱要求（1）掌握：譯碼器、編碼器、多路選擇器、異或門、比較器、全加器等常用中規(guī)模集成電路（MSI）邏輯器件的功能及其工作原理；利用基本的邏輯門和已有的中規(guī)模集成電路（MSI）邏輯器件如譯碼器、編碼器、多路選擇器、異或門、比較器、全加器、三態(tài)器件等作為設計的基本元素完成更為復雜的組合邏輯電路設計的方法；14第六章大綱要求（2）了解：等效門符號（摩根定理）（EquivalentGateSymbolsundertheGeneralizedDemorgan’sTheorem）；信號名和有效電平（SignalNameandActiveLevels)；“圈到圈”的邏輯設計（Bubble-to-BubbleLogicDesign）；電路定時(CircuitTiming)；ParityCircuit(奇偶校驗電路)的原理、應用；文檔標準。利用硬件描述語言（Verilog語言）進行組合邏輯電路基本功能單元及大中型組合邏輯電路的設計、仿真。MSI列表15

類別典型芯片功能說明譯碼器/數(shù)據(jù)分配器74X1383-8譯碼器/1輸入8輸出數(shù)據(jù)分配器編碼器74X1488輸入優(yōu)先編碼器數(shù)據(jù)選擇器/多路復用器74X15774X1512輸入

4-bitMUX8輸入1-bitMUX三態(tài)器件74X54174X2458三態(tài)緩沖器;8三態(tài)收發(fā)器比較器74X8574X6824位數(shù)值比較器

8位數(shù)值比較器奇偶校驗器74X2809位奇偶校驗發(fā)生器全加器74X2834位二進制先行進位加法器ALU74X1384位算術邏輯單元MSI使用總結根據(jù)輸入輸出關系判定使用MSI的類型；基本MSI的擴展根據(jù)輸入/輸出的個數(shù)決定所需MSI的片數(shù)；低階數(shù)據(jù)輸入用于完成片內相應基本功能；高階數(shù)據(jù)輸入用于構成片選信號（使能）；確定邊界輸入16ExerciseforChap.617Acircuitisconsistedbyonechipof74X138andonenandgateThelogicalfunctionF(U,V,W,X,Y)=（

）.A).V’YΠUWX（0,1,2,3,5,6,7）

B).V’YΣUWX（1,2,3,4,5,6,7）

C).V’Y(U’+W+X)D).VY(U’+W+X)

CExerciseforChap.618Apriorityencoder74LS148’sinputis:I0-L,I1-L,I2-L,I3-L,I4-L,I5-L,I6-L,I7-L，outputisY2-L,Y1-L,Y0-L.Theinputsandoutputareallactive-low.Whenactive-lowenableinputS_L=0,andI2-L=I4-L=I5-L=0,thenY2-L,Y1-L,Y0-Lis(

).A)110 B)010 C)001 D)101ThecircuitshowninFig.5realizealogicfunctionFaboutinputvariableW,X,Y.Then,theFis:() A)F=B)F=C)F=D)F=

Fig.5BAExerciseforChap.619F=Z·F(w,x,y,1)+Z’·F(w,x,y,0)=W’X’Y’Z’+W’X’Y’Z+W’X’YZ+W’XYZ++WX’Y’Z+WXY’Z+WXYZ’降維:K-Map法邏輯代數(shù)法：利用香農(nóng)展開定理Using74X151torealizelogicfunctionF=

(W,X,Y,Z)(0,1,3,7,9,13,14)=Z·(W’X’Y’+W’X’Y+W’XY+WX’Y’+WXY’)++Z’·(W’X’Y’+WXY)+(WX’Y+W’XY’)·0

F=W’X’Y’·1+W’X’Y·Z+W’XY·Z+W’XY’·0+WXY’·Z+WXY·Z’+WX’Y·0+WX’Y’·Z20ExerciseforChap.6ExerciseforChap.621Using74X138torealizelogicfunction:F=ΣA,B,C,D(1,3,8,11)22F=B’·ΣA,C,D(1,3,4,7)ExerciseforChap.6BF+5VACD236.38Y0=A’B’C’D’ Y1=A’B’C’DY2=A’B’CD’ Y3=A’B’CDY4=A’BC’D’ Y5=A’BC’DY6=A’BCD’ Y7=A’BCDY8=AB’C’D’ Y9=AB’C’Ddd10dd11d01d0010110100ABCDY0=A’B’C’D’ Y1=A’B’C’DY2=B’CD’ Y3=B’CDY4=BC’D’ Y5=BC’DY6=BCD’ Y7=BCDY8=AD’ Y9=ADY8,Y9需要兩個輸入，Y2—Y7需要三個輸入，Y0和Y1需要四個輸入。1111111111Y0Y1Y3Y2Y4Y5Y7Y6Y8Y9ExerciseforChap.624ExamplesforcombinationalcircuitsanalysisanddesignExample1:AnalysisExample2:MultiplicationcircuitExample3:IdentifybloodgroupExample4:SubtractorsExample5:BCDExcess-3Example6:2421842125B3B2B1B0G3G2G1G0解：1、寫表達式2、列真值表3、分析功能0000000100100011010001010110011110001001101010111100110111101111B3B2B1B0G3G2G1G0000000010011G3=B3G2=B3B2G1=B2B1G0=B1B0二進制碼至格雷碼的轉換電路0010011001110101010011001101111111101010101110011000Example1.Analysis26Exp2.Designa2-bitmultiplicator0000000001010101101010101111111100011011000110110001101100011011X1X0Y1Y00000000000000000000000010010001100000010010001100000001101101001P3P2P1P01.Truthtable

inputs:X1X0,Y1Y0

outputs:P3P2P1P0

P3=X1·X0·Y1·Y0Y1Y0X1X0000111

1000011110P21112.Usinggates

minimize,usingK-map

notice:multiple-output

3.CircuitManipulations27Y1Y0X1X0000111

1000011110P2111P3=X1·X0·Y1·Y0Y1Y0X1X0000111

10000111100111111111111111Y1Y0X1X0000111

10000111101111P2=X1·Y1·(X1·X0·Y1·Y0)’=X1·Y1·P3’P2=X1·X0’·Y1+X1·Y1·Y0’28Y1Y0X1X0000111

1000011110P1111111Y1Y0X1X0000111

1000011110P01111P1=X1·Y0·P3’+X0·Y1·P3’P0=X0·Y01Y1Y0X1X0000111

1000011110P21111P3=X1·X0·Y1·Y0P2=X1·Y1·P3’29比較：按多輸出化簡（黑色）按單個卡諾圖化簡（藍色）P3=X1·

X0·

Y1·

Y0P2=X1·X0’·Y1+X1·Y1·Y0’P1=X1·Y1’·Y0+X1·X0’·Y0+

X0·Y1·Y0’

+X1’·X0·Y1P0=X0·

Y0P3=X1·X0·Y1·Y0P2=X1·Y1·P3’P1=X1·Y0·P3’+X0·Y1·P3’P0=X0·Y0考慮：用譯碼器實現(xiàn)

——直接表示為標準和形式30Example3.Designacircuittoidentifybloodgroup設計邏輯電路判斷輸血者與受血者的血型是否符合規(guī)定。

人的血型有A,B,AB,O四種，輸血者與受血者的血型必須符合下面的關系。ABABOABABO輸血者受血者1.Fromlogicdescriptiontotruthtableinputs:X1X0,對應輸血者的血型

Y1Y0,對應受血者的血型A

00,B

01,AB

10,O

11

outputs:F,符合規(guī)定為1

000000

01001000110100X1X0Y1Y0F101002.Usinggates

minimization,K-mapThink:usingdecoder

usingmultiplexers31Example4.Designasubtractors

方法一：利用真值表化簡二進制減法表（P22表2-3）D=X

YBI

BO=X’·Y+X’·BI+Y·BI

方法二：利用加法器設計減法器（X－Y）相當于（X＋[-Y]補）對Y求補：逐位求反＋11XYCICOSXYCICOSXYCICOSB_LD0D1DnX0Y0X1Y1XnYn32Example5.DesignaBCD-to-Excess3conversioncircuit方法一：利用基本門電路（SSI）實現(xiàn)1、列真值表001101000101011001111000100110101011110000000001001000110100010101100111