具有分布式PLL的相控陣的系統(tǒng)級(jí)本地振蕩器相位噪聲模型

具有分布式PLL的相控陣的系統(tǒng)級(jí)本地振蕩器相位噪聲模型對(duì)于數(shù)字波束成形相控陣，考慮用于生成本地振蕩器（LO）的常見(jiàn)實(shí)現(xiàn)方法是將公共參考頻率分配給分布在天線陣列內(nèi)的一系列鎖相環(huán)（PLL）。使用這些分布式鎖相環(huán)，評(píng)估組合相位噪聲性能的方法在當(dāng)前文獻(xiàn)中沒(méi)有得到很好的記載。在分布式系統(tǒng)中，公共噪聲源是相關(guān)的，而分布式噪聲源（如果保持不相關(guān)）在射頻信號(hào)組合時(shí)會(huì)減少。對(duì)于系統(tǒng)中的大多數(shù)組件，這是直觀的評(píng)估。對(duì)于PLL，環(huán)路中的每個(gè)組件都有相關(guān)的噪聲傳遞函數(shù)，它們的貢獻(xiàn)是控制環(huán)路的函數(shù)，也是任何頻率轉(zhuǎn)換的函數(shù)。這在嘗試評(píng)估組合相位噪聲輸出時(shí)增加了復(fù)雜性。通過(guò)基于已知的PLL建模方法，以及對(duì)相關(guān)與不相關(guān)貢獻(xiàn)者的評(píng)估，提出了一種跨頻率偏移跟蹤分布式PLL貢獻(xiàn)的方法。數(shù)字波束成形帶來(lái)的并發(fā)癥在任何無(wú)線電系統(tǒng)中，都需要仔細(xì)設(shè)計(jì)接收機(jī)和激勵(lì)器的LO生成。隨著相控陣天線系統(tǒng)中數(shù)字波束成形的普及，設(shè)計(jì)變得更加復(fù)雜，因?yàn)閷O信號(hào)和參考頻率分布到大量分布式接收器和激勵(lì)器。系統(tǒng)架構(gòu)級(jí)別的權(quán)衡是分配所需的LO頻率或分配較低的頻率參考，并在物理上靠近使用點(diǎn)創(chuàng)建所需的LO。在本地創(chuàng)建LO的現(xiàn)成可用且高度集成的選項(xiàng)是通過(guò)PLL。下一個(gè)挑戰(zhàn)是評(píng)估來(lái)自各種分布式組件以及集中式組件的系統(tǒng)級(jí)相位噪聲。具有分布式鎖相環(huán)的系統(tǒng)如圖1所示。公共參考頻率分布到許多鎖相環(huán)，每個(gè)鎖相環(huán)產(chǎn)生一個(gè)輸出頻率。假設(shè)圖1a的LO輸出是圖1b中混頻器的LO輸入。圖1.分布式系統(tǒng)。每個(gè)振蕩器都被鎖相到一個(gè)公共參考振蕩器。LO信號(hào)1到N被施加到相控陣中所示的混頻器的LO端口。系統(tǒng)設(shè)計(jì)人員面臨的挑戰(zhàn)是跟蹤分布式系統(tǒng)的噪聲貢獻(xiàn)，了解相關(guān)噪聲源和不相關(guān)噪聲源，以及對(duì)整個(gè)系統(tǒng)噪聲進(jìn)行估計(jì)。在PLL中，噪聲傳遞函數(shù)加劇了這一挑戰(zhàn)，噪聲傳遞函數(shù)既是PLL中的頻率轉(zhuǎn)換和環(huán)路帶寬設(shè)置的函數(shù)。動(dòng)機(jī)：組合鎖相環(huán)的測(cè)量示例圖2顯示了組合PLL的示例測(cè)量。該數(shù)據(jù)是通過(guò)組合來(lái)自多個(gè)ADRV9009收發(fā)器的發(fā)送輸出獲得的。顯示了單個(gè)IC、兩個(gè)組合IC和四個(gè)組合IC的情況。在這個(gè)數(shù)據(jù)集的情況下，隨著IC的組合，有明顯的10logN改進(jìn)。為了達(dá)到這個(gè)結(jié)果，需要一個(gè)低噪聲晶體振蕩器參考源。下一節(jié)中模型的動(dòng)機(jī)是推導(dǎo)出一種方法來(lái)計(jì)算這種測(cè)量如何在具有許多分布式收發(fā)器的大型陣列中擴(kuò)展，并且更普遍地適用于具有分布式PLL的任何架構(gòu)。圖2.組合兩個(gè)鎖相環(huán)的相位噪聲測(cè)量。鎖相環(huán)模型PLL中的噪聲建模有據(jù)可查（1-5）。輸出相位噪聲圖如圖3所示。圖3.典型鎖相環(huán)相位噪聲分析，顯示所有組件的噪聲貢獻(xiàn)。總噪聲是所有貢獻(xiàn)者的組合。在這種類(lèi)型的圖中，設(shè)計(jì)人員可以快速評(píng)估環(huán)路中每個(gè)組件的噪聲貢獻(xiàn)，這些貢獻(xiàn)者的累積會(huì)導(dǎo)致整體噪聲性能。模型參數(shù)設(shè)置為代表圖2中所示的數(shù)據(jù)，如果要組合大量IC，則源振蕩器用于創(chuàng)建相位噪聲估計(jì)。為了檢查分布式PLL的影響，首先從PLL模型中導(dǎo)出參考貢獻(xiàn)和剩余PLL組件的貢獻(xiàn)。將已知PLL模型擴(kuò)展到分布式PLL模型接下來(lái)，描述為具有許多分布式PLL的系統(tǒng)計(jì)算組合相位噪聲的過(guò)程。這種方法基于能夠?qū)⒖颊袷幤鞯脑肼曍暙I(xiàn)與VCO和環(huán)路組件的噪聲貢獻(xiàn)分開(kāi)。圖4說(shuō)明了單個(gè)參考振蕩器到多個(gè)PLL的假設(shè)分布式示例。此計(jì)算假設(shè)無(wú)噪聲分布，這是不實(shí)際的，但可以用來(lái)說(shuō)明原理。假設(shè)分布式PLL的噪聲貢獻(xiàn)是不相關(guān)的，并且減少了10logN，其中N是分布式PLL的數(shù)量。隨著通道的增加，噪聲在較大的偏移頻率下得到改善，對(duì)于大型分布系統(tǒng)，噪聲幾乎完全由參考振蕩器控制。圖4.開(kāi)始分布式鎖相環(huán)相位噪聲建模方法：從PLL模型中提取參考振蕩器和鎖相環(huán)中除參考振蕩器之外的所有其他組件的相位噪聲貢獻(xiàn)。作為分布式鎖相環(huán)數(shù)量的函數(shù)的組合相位噪聲假設(shè)參考噪聲是相關(guān)的，而分布在許多PLL中的噪聲貢獻(xiàn)者是不相關(guān)的。圖4中所示的示例簡(jiǎn)化了對(duì)參考振蕩器分布的假設(shè)。在真正的系統(tǒng)分析中，預(yù)計(jì)系統(tǒng)設(shè)計(jì)人員還將考慮參考振蕩器分布中的噪聲貢獻(xiàn)，這將降低整體結(jié)果。然而，像這樣的簡(jiǎn)化分析對(duì)于獲得關(guān)于架構(gòu)權(quán)衡如何影響整體系統(tǒng)相位噪聲性能的直覺(jué)非常有用。接下來(lái)我們看看相位噪聲對(duì)配電系統(tǒng)的影響?？紤]參考分布中的相位噪聲接下來(lái)評(píng)估分配選項(xiàng)的兩個(gè)示例?？紤]的第一種情況如圖5所示。在這個(gè)例子中，選擇了一個(gè)寬帶PLL，它通常用于快速調(diào)諧VCO頻率。參考信號(hào)的分配是通過(guò)時(shí)鐘PLLIC實(shí)現(xiàn)的，這些IC也很常見(jiàn)，用于簡(jiǎn)化JESD接口等數(shù)字?jǐn)?shù)據(jù)鏈路的時(shí)序約束。個(gè)人貢獻(xiàn)者顯示在左下方。這些貢獻(xiàn)者處于設(shè)備的頻率，而不是按比例縮放到輸出頻率。右下方的相位噪聲圖顯示了不同數(shù)量的分布式PLL的系統(tǒng)級(jí)相位噪聲。圖5.分布有PLLIC的分布式寬帶PLL。該模型的一些特點(diǎn)值得注意。假設(shè)單個(gè)高性能晶體振蕩器，標(biāo)稱(chēng)頻率為100MHz，中央振蕩器的單個(gè)貢獻(xiàn)者反映在合理的高端晶體振蕩器中可用的內(nèi)容，盡管不一定是最好和最昂貴的選擇。雖然中央振蕩器輸出可以實(shí)際扇出到有限數(shù)量的分布PLL，但這些將再次扇出到某個(gè)實(shí)際限制并重復(fù)以服務(wù)于系統(tǒng)中的完整分布。對(duì)于本例中的分布貢獻(xiàn)，假設(shè)有16個(gè)分布組件，然后假設(shè)它們?cè)俅紊瘸?。左下方顯示的分配電路的單獨(dú)貢獻(xiàn)是沒(méi)有參考振蕩器貢獻(xiàn)的PLL組件的噪聲。此示例中的分布假定與源振蕩器的頻率相同，并且噪聲貢獻(xiàn)者是根據(jù)可用于此功能的典型IC選擇的。寬帶PLL名義上假定為S波段頻率，設(shè)置為1MHz環(huán)路帶寬以進(jìn)行快速調(diào)諧，這與實(shí)際環(huán)路一樣寬。值得注意的是，選擇這些模型是為了代表可能實(shí)用的模型，并說(shuō)明陣列中的累積效應(yīng)。任何詳細(xì)的設(shè)計(jì)都可能能夠改善特定的PLL噪聲曲線，這是預(yù)期的，并且這種分析方法旨在幫助工程決策在何處分配設(shè)計(jì)資源以獲得最佳整體結(jié)果，而不是為了做出相對(duì)準(zhǔn)確的聲明到可用的組件。圖5中的右下圖計(jì)算了LO分布的總組合相位噪聲。應(yīng)用了每個(gè)單獨(dú)貢獻(xiàn)者的PLL噪聲傳遞函數(shù)，它既可以縮放到輸出頻率，也包括PLL帶寬的影響。系統(tǒng)量也包括在內(nèi)并假定為不相關(guān)，因此該貢獻(xiàn)減少了10logN。對(duì)于分配數(shù)量，假設(shè)為16，如前所述，分配貢獻(xiàn)減少10log16。實(shí)際上，隨著分發(fā)的重復(fù)，這將進(jìn)一步降低。然而，額外的噪聲貢獻(xiàn)不那么顯著。對(duì)于大型陣列中的扇出分布，噪聲將由第一組有源器件支配。在以16個(gè)為一組進(jìn)行扇出的情況下，每個(gè)有源器件都是16個(gè)更多有源器件的輸入，如果所有器件彼此不相關(guān)，則16個(gè)附加分布層僅會(huì)降低約0.25dB。繼續(xù)分配將有更少的整體貢獻(xiàn)。因此，為了簡(jiǎn)化分析，不包括這種影響，分布的噪聲貢獻(xiàn)是根據(jù)前16個(gè)并行分布分量計(jì)算的。生成的曲線說(shuō)明了幾種影響。與單個(gè)PLL模型類(lèi)似，近端噪聲由參考頻率支配，遠(yuǎn)端噪聲由VCO支配，并且隨著不相關(guān)的VCO加在一起，遠(yuǎn)端噪聲得到改善。這是相當(dāng)直觀的。不直觀的，以及模型的價(jià)值，是由分布中的選擇所支配的大部分偏移頻率。該結(jié)果導(dǎo)致考慮具有較低噪聲分布和較窄PLL帶寬的第二個(gè)示例。圖6.分布有放大器的分布式窄帶PLL。圖6說(shuō)明了一種不同的方法。相同的低噪聲晶體振蕩器用作參考。這是通過(guò)射頻放大器分配的，而不是通過(guò)PLL重新定時(shí)和重新同步。分布式PLL以固定頻率選擇。這有兩個(gè)效果：在具有窄調(diào)諧范圍的單一頻率下，VCO可以本質(zhì)上更好，并且可以使環(huán)路帶寬更窄。左下圖顯示了各個(gè)貢獻(xiàn)者。中央振蕩器與前面的示例相同。請(qǐng)注意分配放大器：在考慮低相位噪聲放大器時(shí)，它們的性能并不是特別高，但比使用PLLIC（例如前面的示例）要好得多。通過(guò)更好的VCO和更窄的環(huán)路帶寬，分布式PLL在更高的偏移頻率下得到了改進(jìn)，但~1kHz的中頻實(shí)際上比寬帶PLL示例差。右下角顯示了綜合結(jié)果：參考振蕩器主導(dǎo)低頻，在環(huán)路帶寬以上，分布式PLL主導(dǎo)性能，并隨著陣列尺寸和分布式PLL數(shù)量的增加而得到改善。圖7顯示了兩個(gè)示例的比較。請(qǐng)注意從~2kHz到5kHz的偏移頻率差異很大。圖7.圖5和圖6的比較說(shuō)明了廣泛的系統(tǒng)級(jí)性能，具體取決于所選的分布和架構(gòu)。分布式PLL陣列級(jí)注意事項(xiàng)基于對(duì)整體系統(tǒng)相位噪聲性能的加權(quán)貢獻(xiàn)的理解，可以得出與相控陣或多通道射頻系統(tǒng)架構(gòu)相關(guān)的幾個(gè)結(jié)論。鎖相環(huán)帶寬針對(duì)相位噪聲優(yōu)化的傳統(tǒng)PLL設(shè)計(jì)將環(huán)路帶寬設(shè)置為偏移頻率，以最小化整體相位噪聲分布。這通常是在歸一化為輸出頻率的參考振蕩器相位噪聲與VCO相位噪聲相交的頻率處。對(duì)于具有許多PLL的分布式系統(tǒng)，這可能不是最佳環(huán)路帶寬。分布式組件的數(shù)量也需要考慮。為了在使用分布式PLL實(shí)現(xiàn)的系統(tǒng)中獲得最佳LO噪聲，需要窄環(huán)路帶寬以最小化參考的相關(guān)噪聲貢獻(xiàn)。對(duì)于需要快速調(diào)諧PLL的系統(tǒng)，通常會(huì)加寬環(huán)路帶寬以優(yōu)化速度。不幸的是，這本身就是優(yōu)化分布式相位噪聲貢獻(xiàn)的錯(cuò)誤方向?？朔@一問(wèn)題的一種選擇是在寬帶環(huán)路之前進(jìn)行分布式窄帶清理環(huán)路，以減少參考噪聲和分布噪聲相關(guān)的偏移頻率。大型陣列對(duì)于使用數(shù)千個(gè)通道的系統(tǒng)，如果它們的貢獻(xiàn)可以保持不相關(guān)，則可以從分布式組件中獲得顯著改進(jìn)。主要關(guān)注點(diǎn)可能?chē)@參考振蕩器的選擇以及為分布式接收器和激勵(lì)器保持低噪聲分布系統(tǒng)而發(fā)展。直接采樣系統(tǒng)隨著GSPS轉(zhuǎn)換器的普及，其速度和射頻輸入帶寬不斷提高，直接采樣系統(tǒng)正變得可用于微波頻率。這導(dǎo)致了一個(gè)有趣的權(quán)衡。數(shù)據(jù)轉(zhuǎn)換器只需要一個(gè)時(shí)鐘頻率，RF調(diào)諧完全在數(shù)字域中完成。通過(guò)限制調(diào)諧范圍，可以使VCO具有改進(jìn)的相位噪聲性能。這也導(dǎo)致創(chuàng)建數(shù)據(jù)轉(zhuǎn)換器時(shí)鐘的PLL的環(huán)路帶寬較低。較低的環(huán)路帶寬會(huì)將參考振蕩器的噪聲傳遞函數(shù)更改為較低的偏移頻率，從而降低其對(duì)系統(tǒng)的整體貢獻(xiàn)。這與改進(jìn)的VCO相結(jié)合，在某些情況下可能對(duì)分布式系統(tǒng)有好處，即使單通道比較似乎有利于替代架構(gòu)。組件選項(xiàng)根據(jù)系統(tǒng)架構(gòu)中所需的選擇，設(shè)計(jì)人員可以選擇大量組件選項(xiàng)。本節(jié)僅提供起點(diǎn)指導(dǎo)，因?yàn)樾虏考愿叩念l率迅速出現(xiàn)并提高了性能。集成VCO/PLL選項(xiàng)包括ADF4371/ADF4372。它們分別提供高達(dá)32GHz和16GHz的輸出頻率，以及–234dBc/Hz的最新PLL相位噪聲FOM。ADF5610提供高達(dá)15GHz的輸出。ADF5355/ADF5356輸出可在高達(dá)13.6GHz的頻率下工作，而ADF4356則高達(dá)6.8GHz。對(duì)于單獨(dú)的PLL和VCO實(shí)施，ADF41513PLL的工作頻率高達(dá)26GHz，并包括一個(gè)最先進(jìn)的–234dBc/Hz的PLL相位噪聲FOM。有時(shí)，選擇PLLIC時(shí)的一個(gè)考慮因素是使相位檢測(cè)器以盡可能高的頻率運(yùn)行，以最大限度地減少環(huán)路中從20logN倍增到輸出的噪聲。HMC440、HMC4069、HMC698和HMC699以1.3GHz的PFD運(yùn)行。對(duì)于VCO，2018年選擇指南列出了從2GHz到26GHz的數(shù)十種VCO選項(xiàng)。對(duì)于直接采樣選項(xiàng)，ADC和DAC均已發(fā)布。這些產(chǎn)品可以在L波段和S波段進(jìn)行直接采樣。ADC具有更高的輸入頻率帶寬，可以直接采樣到C波段。AD9208是一款雙通道3GSPSADC，輸入頻率為9GHz，可在上奈奎斯特區(qū)進(jìn)行采樣。AD9213是一款單路10GSPSADC，可支持具有大瞬時(shí)帶寬的接收器。對(duì)于DAC，AD917x系列具有雙12GSPSDAC，而AD916x系列具有單個(gè)12GSPS