全國自考《計(jì)算機(jī)原理》真題及

精品文檔-下載后可編輯全國自考《計(jì)算機(jī)原理》真題及全國自考《計(jì)算機(jī)原理》真題解析

一、單選題（共40題，共80分）

1.若十進(jìn)制數(shù)為95，則其對應(yīng)的二進(jìn)制數(shù)為（）

A.1011111

B.1111101

C.1011001

D.1010011

2.若十進(jìn)制數(shù)為87，則其對應(yīng)的8位補(bǔ)碼[X]補(bǔ)為~[1010111]原（）

A.11010111

B.01110101

C.11110101

D.Ol010111

3.定點(diǎn)小數(shù)的原碼表示范圍是（）

A.-1≤X≤1

B.-1

C.-1

D.-1≤X1

4.在下列存儲器中，按隨機(jī)存取方式工作的存儲器是（）

A.硬盤

B.光盤

C.磁帶

D.主存

5.若地址總線為A15(高位)～A0(低位)，若用2K×4位的存儲芯片組成8KB存儲器，則加在各存儲芯片上的地址線是（）

A.

B.

C.

D.

6.靜態(tài)RAM存儲信息依靠的是（）

A.電容

B.雙穩(wěn)態(tài)觸發(fā)器

C.單穩(wěn)態(tài)觸發(fā)器

D.磁場

7.下列尋址方式中，執(zhí)行速度最快的是（）

A.存儲器間接尋址

B.寄存器間接尋址

C.立即尋址

D.相對尋址

8.寄存器間接尋址是指（）

A.從指令獲得操作數(shù)

B.從存儲器獲得操作數(shù)地址

C.從指令指定的寄存器獲得操作數(shù)

D.從指令指定的寄存器獲得操作數(shù)地址

9.堆棧指針SP的內(nèi)容總是存儲（）

A.棧頂?shù)刂?/p>

B.棧底地址

C.棧頂內(nèi)容

D.棧底內(nèi)容

10.即將要運(yùn)行的用戶程序存儲在（）

A.微程序控制器中

B.硬盤中

C.主存中

D.ROM中

11.在控制器中，程序計(jì)數(shù)器PC用來存放（）

A.正在執(zhí)行的指令

B.正在執(zhí)行的指令地址

C.下一條指令

D.下一條指令的地址

12.并行接口是指（）

A.僅接口與外圍設(shè)備之間采取并行傳送

B.僅接口與系統(tǒng)總線之間采取并行傳送

C.接口的兩側(cè)均采取并行傳送

D.接口內(nèi)部只能并行傳送并行口的"并行"含義不是指接口與系統(tǒng)總線一側(cè)的并行數(shù)據(jù)線而言，而是指接口與I/O設(shè)備或被控對象一側(cè)的并行數(shù)據(jù)線。

13.總線主設(shè)備是指（）

A.主要的設(shè)備

B.發(fā)送信息的設(shè)備

C.接收信息的設(shè)備

D.獲得總線控制權(quán)的設(shè)備

14.對硬盤中數(shù)據(jù)實(shí)現(xiàn)輸入輸出傳送的方式（）

A.只采取程序查詢等待方式

B.只采取程序中斷方式

C.只采取DMA方式

D.既有DMA方式，也有中斷方式

15.CPU響應(yīng)中斷一般是在（）

A.任一時(shí)鐘周期結(jié)束時(shí)

B.任一總線周期結(jié)束時(shí)

C.一條指令結(jié)束時(shí)

D.一段程序結(jié)束時(shí)

16.間接訪內(nèi)指令LDA@Ad的指令周期包含CPU周期至少有（）

A.一個(gè)

B.二個(gè)

C.三個(gè)

D.四個(gè)

17.在程序中，可用轉(zhuǎn)移指令實(shí)現(xiàn)跳過后續(xù)的3條指令繼續(xù)執(zhí)行。這種指令的尋址方式是()

A.變址尋址方式

B.相對尋址方式

C.基址尋址方式

D.間接尋址方式

18.浮點(diǎn)運(yùn)算指令屬于（）

A.算術(shù)運(yùn)算指令

B.邏輯運(yùn)算指令

C.移位操作指令

D.特權(quán)指令

19.移位操作中，移出的位的代碼存入狀態(tài)寄存器中的（）

A.零標(biāo)志位

B.溢出標(biāo)志位

C.進(jìn)位標(biāo)志位

D.負(fù)標(biāo)志位

20.關(guān)于指令周期，以下敘述正確的是（）

A.一個(gè)時(shí)鐘周期由若干個(gè)CPU周期組成，一個(gè)CPU周期由若干個(gè)指令周期組成

B.一個(gè)CPU周期由若干個(gè)時(shí)鐘周期組成，一個(gè)時(shí)鐘周期由若干個(gè)指令周期組成

C.一個(gè)CPU周期由若干個(gè)指令周期組成，一個(gè)指令周期由若干個(gè)時(shí)鐘周期組成

D.一個(gè)指令周期由若干個(gè)CPU周期組成，一個(gè)CPU周期由若干個(gè)時(shí)鐘周期組成

21.在微程序控制中構(gòu)成控制信號序列的最小單位為（）

A.機(jī)器指令

B.微命令

C.微指令

D.微程序

22.衡量存儲容量的常用單位有（）

A.μs、ns和ms

B.μb、nb和mb

C.Kb、Mb和Gb

D.B、KB、MB和GB

23.存儲器的尋址系統(tǒng)包括（）

A.地址寄存器、譯碼器與讀寫電路

B.地址寄存器、數(shù)據(jù)寄存器與控制寄存器

C.地址寄存器、譯碼器與驅(qū)動(dòng)器

D.地址寄存器、變址器與狀態(tài)寄存器

24.Cache是緩沖技術(shù)在存儲體系中的一個(gè)具體應(yīng)用。為了保證寫入時(shí)主存和Cache的內(nèi)容一致，方法有三種，但不能采用（）

A.將內(nèi)容同時(shí)寫入主存和Cache相應(yīng)單元的方法

B.數(shù)據(jù)僅寫入主存，放棄掉Cache中相應(yīng)單元的方法

C.數(shù)據(jù)只寫入Cache，在規(guī)定的時(shí)間內(nèi)將修改過的Cache的內(nèi)容寫入主存的方法

D.將數(shù)據(jù)寫入輔存，而后在特定時(shí)間內(nèi)同時(shí)將該內(nèi)容寫入主存和Cache的方法

25.將內(nèi)存地址編碼擴(kuò)大到外圍設(shè)備上，這種編址方式稱為（）

A.虛擬存儲器的邏輯地址編址

B.內(nèi)存的擴(kuò)大尋址方式

C.外圍設(shè)備的單獨(dú)編址

D.統(tǒng)一編址方式

26.外圍設(shè)備的設(shè)備狀態(tài)標(biāo)志（）

A.表示該設(shè)備可用、良好或有故障

B.由“忙”、“就緒”和“錯(cuò)誤”等若干狀態(tài)標(biāo)志位組成

C.表示該設(shè)備裝入或未裝入

D.表示該設(shè)備被屏蔽與否

27.在程序中斷處理過程中，最后一步必須執(zhí)行（）

A.恢復(fù)斷點(diǎn)

B.恢復(fù)現(xiàn)場

C.關(guān)中斷

D.開中斷

28.DMA的意義是（）

A.直接存儲器地址寄存器

B.直接存儲器存取

C.數(shù)據(jù)管理方式

D.數(shù)據(jù)存儲地址

29.掃描儀是（）

A.輸出設(shè)備

B.一種描圖方式的繪圖儀

C.一種描圖方式的圖形顯示器

D.輸入設(shè)備

30.以下敘述錯(cuò)誤的是（）

A.Pentium是超標(biāo)量體系結(jié)構(gòu)

B.Pentium采用動(dòng)態(tài)轉(zhuǎn)移預(yù)測

C.Pentium性能比Intel486更高

D.Pentium中有4條流水線

31.計(jì)算機(jī)中一次處理的最大二進(jìn)制位數(shù)即為（）

A.位

B.字節(jié)

C.字長

D.代碼

32.下列算式中屬于邏輯運(yùn)算的是（）

A.1+1=2

B.1-1=0

C.1+1=10

D.1+1=1

33.下圖所示的門電路，它的邏輯表達(dá)式是（）

A.

B.

C.F=AB+CD

D.F=ABCD

34.八進(jìn)制數(shù)中的1位對應(yīng)于二進(jìn)制數(shù)的（）

A.2位

B.3位

C.4位

D.5位

35.下列敘述正確的是（）

A.原碼是表示無符號數(shù)的編碼方法

B.對一個(gè)數(shù)據(jù)的原碼的各位取反而且在末位再加1就可以得到這個(gè)數(shù)據(jù)的補(bǔ)碼

C.定點(diǎn)數(shù)表示的是整數(shù)

D.二進(jìn)制數(shù)據(jù)表示在計(jì)算機(jī)中容易實(shí)現(xiàn)

36.浮點(diǎn)數(shù)×2^-1的規(guī)格化表示是（）

A.

B.

C.

D.

37.兩個(gè)定點(diǎn)數(shù)作補(bǔ)碼加法運(yùn)算，對相加后最高位出現(xiàn)進(jìn)位1的處理是（）

A.判為溢出

B.AC中不保留

C.寄存在AC中

D.循環(huán)加到末位

38.運(yùn)算器中通用寄存器的長度一般?。ǎ?/p>

A.8位

B.16位

C.32