第9章 組合邏輯電路(修改1)

本章要點(diǎn)組合邏輯電路的分析與設(shè)計(jì)

各種常用組合邏輯電路部件

組合邏輯電路的消除冒險(xiǎn)方法章節(jié)內(nèi)容9.1組合邏輯電路概述9.2常用組合邏輯電路部件9.3組合邏輯電路的競爭與冒險(xiǎn)9.4Multisim組合邏輯電路仿真分析9.1組合邏輯電路概述9.1.1組合邏輯電路的特點(diǎn)邏輯電路組合邏輯電路時(shí)序邏輯電路功能：輸出只取決于當(dāng)前的輸入。組成：門電路，不存在記憶元件；無反饋功能：輸出取決于當(dāng)前的輸入和原來的狀態(tài)。組成：組合電路、記憶元件；有反饋組合電路框圖及一般表達(dá)式為：F1=f1(x1,x2,…xn)F2=f2(x1,x2,…xn)…Fm=fm(x1,x2,…xn)組合電路x1x2xnF1F2Fm

組合邏輯電路框圖輸入邏輯變量輸出邏輯函數(shù)組合電路的研究內(nèi)容：分析：設(shè)計(jì)：給定邏輯圖得到邏輯功能分析

給定邏輯功能畫出邏輯圖設(shè)計(jì)(1)由邏輯圖寫出輸出端的邏輯表達(dá)式(2)運(yùn)用邏輯代數(shù)化簡或變換(3)列邏輯狀態(tài)表(4)分析邏輯功能已知邏輯電路確定邏輯功能分析步驟：9.1.2組合邏輯電路的分析例

已知電路如圖所示，分析說明該電路的邏輯功能。由真值表可知：ABC三個(gè)變量中，有兩個(gè)或兩個(gè)以上為“1”時(shí)，輸出為“1”；有兩個(gè)或兩個(gè)以上為“0”時(shí)，輸出為“0”；所以，這是一個(gè):1.根據(jù)邏輯電路圖寫出邏輯表達(dá)式:Z=Z1+Z2+Z3=AB+BC+AC2.列出真值表輸入ABCZ1Z2Z3輸出Z

000001010011100101110111

000000000010000001100111000101113.分析邏輯功能解：多數(shù)表決電路

=AB=BC=AC例9.1分析圖9.2所示邏輯電路的功能。BCA（B+C)&&1≥1BAY&A

C&B+C

ABC

輸入ABC輸出Y

000001010011100101110111011111102.列出真值表3.分析邏輯功能

由真值表可知：該電路僅當(dāng)A、B、C取值同為0或同為1時(shí)，輸出Y的值為0；其它情況下輸出Y為1。也就是說，當(dāng)輸入取值一致時(shí)輸出為0，不一致時(shí)輸出為1。可見，該電路具有檢查輸入信號(hào)是否一致的邏輯功能，一旦輸出為1，則表明輸入不一致。因此，通常稱該電路為“不一致電路”。9.1.3組合邏輯電路的設(shè)計(jì)根據(jù)邏輯功能要求邏輯電路設(shè)計(jì)(1)由設(shè)計(jì)要求，進(jìn)行邏輯變量賦值(2)由賦值狀態(tài)列真值表，寫出邏輯表達(dá)式(3)簡化和變換邏輯表達(dá)式(4)畫出邏輯圖設(shè)計(jì)步驟如下：例9.2

設(shè)計(jì)三人表決電路,多數(shù)人同意，通過；否則不通過。真值表輸出為F，多數(shù)贊成時(shí)是“1”，否則是“0”。

設(shè)A、B、C分別表示三人態(tài)度:同意為“1”，不同意為“0”；

根據(jù)設(shè)計(jì)要求進(jìn)行賦值BCAC(2)由真值表寫出邏輯式(3)化簡邏輯式可得：或由卡圖諾可得相同結(jié)果ABC00100111101111真值表AB(4)根據(jù)邏輯表達(dá)式畫出邏輯圖。&1&&ABBCF

若用與門和或門實(shí)現(xiàn)&&&&ABCF

若用與非門實(shí)現(xiàn)9.2常用組合邏輯部件常用的組合邏輯電路有編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)據(jù)分配器、加法器、比較器、算術(shù)邏輯單元等。上節(jié)所介紹的分析方法和設(shè)計(jì)方法都適用于將要介紹的常用組合電路。本節(jié)著重介紹它們的功能表示及其應(yīng)用。9.2.1編碼器為了區(qū)分一系列不同的事物，將每個(gè)事物用一個(gè)由0和1組成的二值代碼表示，這就是編碼。

n

位二進(jìn)制代碼有2n

種組合，可以表示2n

個(gè)信息。

要表示N個(gè)信息所需的二進(jìn)制代碼應(yīng)滿足

2n

N實(shí)現(xiàn)編碼的邏輯電路，稱為編碼器。按照采用的代碼形式不同來分，有普通編碼器優(yōu)先編碼器任何時(shí)刻只允許輸入一個(gè)編碼信號(hào)，否則輸出將發(fā)生混亂。允許同時(shí)輸入兩個(gè)以上編碼信號(hào)。二進(jìn)制編碼器用n位0、1代碼對2n個(gè)信號(hào)進(jìn)行編碼的電路。二-十進(jìn)制編碼器用二—十進(jìn)制代碼進(jìn)行編碼的電路。按照對編碼信號(hào)的要求分1.普通編碼器⑴⑷⑵⑶丁丙乙甲問題:將4個(gè)搶答器的輸出信號(hào)編為二進(jìn)制代碼，實(shí)現(xiàn)此功能的編碼電路又叫4線-2線編碼器。F0=A1+A3A3A2A1A00001001001001000F1F000011011輸入輸出4-2線編碼器真值表中未列出的輸入狀態(tài)是限制為不發(fā)生的狀態(tài)，其輸出為任意態(tài)，在用卡諾圖化簡時(shí)可根據(jù)需要視為1或0。11A3A2000100011110A1A0111000××××××××××××F0

F1=A2+A301A3A2000100011110A1A0111001××××××××××××F1編碼器I0I1I2I3I4I5I6I7Y2Y1Y08線|3線編碼器01000000輸入輸出I0I1I2I3I4I5I6I7Y2Y1Y01000000000001000000001001000000100001000001100001000100000001001010000001011000000001111001

右圖是一個(gè)8線-3線編碼器示意圖。它有八個(gè)輸入，三個(gè)輸出。設(shè)計(jì)原理與4線-2線編碼器相同。輸入輸出端上都沒有小圓圈，表明輸入高電平有效，輸出為原碼。輸入輸出ī

0ī

1ī

2ī

3ī

4ī

5ī

6ī

7Y2Y1Y00111111100010111111001110111110101110111101111110111100111110111011111110111011111110111編碼器ī0ī1ī2ī3ī4ī5ī6ī7Y2Y1Y08線|3線編碼器10111111001

右圖也是一個(gè)8線-3線編碼器示意圖。其輸入端上有小圓圈，表明輸入高電平有效，輸出端沒小圓圈表示輸出為原碼。輸出端一般是正的形式，也有反碼(非)的形式。編碼器I0I1I2I3I4I5I6I7Y2Y1Y08線|3線編碼器輸入輸出I0I1I2I3I4I5I6I7/Y2/Y1/Y0100000001110100000011000100000101000100001000000100001100000100010000000100010000000100001000000110ī0ī1ī2ī3ī4ī5ī6ī7Y2Y1Y08線|3線編碼器01111111111101111111101101111110111101111100111101110111111101101011111101001111111100002.優(yōu)先編碼器例如：有一個(gè)網(wǎng)絡(luò)家電產(chǎn)品，可以按優(yōu)先權(quán)自動(dòng)處理同時(shí)出現(xiàn)的險(xiǎn)情。優(yōu)先編碼器電路火災(zāi)小偷跑水處理電路119110傳呼業(yè)主其它其它

普通編碼器每次只能輸入一個(gè)信號(hào)。

優(yōu)先編碼器可以同時(shí)輸入幾個(gè)信號(hào)，但在設(shè)計(jì)時(shí)已經(jīng)將各輸入信號(hào)的優(yōu)先順序排好。當(dāng)幾個(gè)信號(hào)同時(shí)輸入時(shí)，優(yōu)先權(quán)最高的信號(hào)優(yōu)先編碼。

以集成優(yōu)先編碼器74LS148（8線-3線）為例74LS148ī0ī1ī2ī3ī4ī5ī6ī7Y2Y1Y0YEXYSST編碼信號(hào)輸入，低電平0有效代碼輸出，反碼形式輸出選通輸出：表示允許編碼，但無編碼信號(hào)輸入。低電平有效擴(kuò)展輸出：表示允許編碼，且有編碼信號(hào)輸入。低電平有效選通輸入低電平有效輸入低電平有效，優(yōu)先順序I7→I0反碼形式輸出用于擴(kuò)展級(jí)聯(lián)禁止編碼74LS148的功能表優(yōu)先權(quán)最高編碼輸出的最高位(1)片無有效編碼請求時(shí)才允許(2)片編碼0編碼輸出為原碼011001110111例9.5試用兩片74LS148構(gòu)成16級(jí)優(yōu)先級(jí)別的16/4線優(yōu)先編碼器若全為10011

1

1000

1

01

0

19.2.2譯碼器由功能分類二進(jìn)制譯碼器顯示譯碼器——用于對電路進(jìn)行邏輯控制——用于電路輸出的數(shù)字顯示部分n位二進(jìn)制代碼可譯成2n種電路狀態(tài)。二-十進(jìn)制譯碼器

譯碼：

編碼的逆過程，將編碼時(shí)賦予代碼的特定含義“翻譯”出來。

譯碼器：

實(shí)現(xiàn)譯碼功能的電路。1．二進(jìn)制譯碼器輸入：二進(jìn)制代碼（N位），輸出：2N個(gè)信號(hào)，每個(gè)輸出對應(yīng)一個(gè)最小項(xiàng)。

為譯碼輸入端為譯碼輸出端為使能輸入端74LS138的功能表譯中為“0”，輸出為低電平高電平有效低電平有效禁止譯碼譯碼工作例9.7利用兩片74LS138實(shí)現(xiàn)4/16譯碼器的功能連接好三個(gè)部分：輸出、輸入、使能輸出端輸入端使能端

用74138構(gòu)成邏輯函數(shù)最小項(xiàng)發(fā)生器

如果將一邏輯函數(shù)的輸入變量加到譯碼器的譯碼輸入端，則譯碼輸出的每一個(gè)輸出端都對應(yīng)一個(gè)邏輯函數(shù)的最小項(xiàng)。

輸入變量m0ABCm1m2m3m4m5m6m7例9.8：試用3/8譯碼器，并輔以適當(dāng)門電路實(shí)現(xiàn)下列組合邏輯函數(shù)：（1）將所給表達(dá)式化成最小項(xiàng)表達(dá)式如下解（2）畫邏輯圖74LS138A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7E1E2E3ABC100Y＆2．二-十進(jìn)制譯碼器

將輸入的4位8421BCD碼翻譯成0～9十個(gè)十進(jìn)制數(shù)的電路稱為二-十進(jìn)制譯碼器。由于二-十進(jìn)制譯碼器有4個(gè)輸入端，10個(gè)輸出端，所以又稱為4線-10線譯碼器。

常用的集成二-十進(jìn)制譯碼器為74LS42，其引腳排列圖如圖所示。為譯碼輸入端為譯碼輸出端

二-十進(jìn)制譯碼器74LS42的真值表譯中為0拒絕偽碼3.顯示譯碼器

在數(shù)字電路中，常常需要把運(yùn)算結(jié)果用十進(jìn)制數(shù)顯示出來，這就要用顯示譯碼器。（1）七段數(shù)碼顯示器

由七段發(fā)光二極管構(gòu)成這種顯示器的工作電壓低(1.5~3V)，體積小，壽命長，工作可靠性高，響應(yīng)速度快(1~100ns)，亮度高，顏色豐富。它的缺點(diǎn)是工作電流大，每個(gè)字段的工作電流為10mA。為防止發(fā)光二極管因電流過大而損壞，通常在發(fā)光二極管支路中串接一個(gè)限流電阻R。gfedcba例：共陰極接法a

b

c

d

e

f

g

01100001101101低電平時(shí)發(fā)光高電平時(shí)發(fā)光共陽極接法abcgdef+dgfecbagfedcba共陰極接法abcdefg七段數(shù)碼顯示器有：共陰極和共陽極兩種接法（2）顯示器譯碼器74LS47（可驅(qū)動(dòng)共陽數(shù)碼管）8421碼輸入燈測試輸入滅0輸入滅燈輸入/滅0輸出00000000譯碼輸出0111111100000XXXX1111111A3A2A1A0LTBI/RBORBIYaYbYcYdYeYfYg74LS47000000100000

10a~g11LT（4）RBIRBOa~gDCBA0000LT（5）RBIRBOa~gDCBA0100a~gLT（1）RBIRBODCBA0000a~gDCBA0000RBIRBODCBA0000LT（2）LT（3）

RBIRBO

下面舉一個(gè)利用74LS47實(shí)現(xiàn)多位數(shù)字譯碼顯示的例子，通過它了解各控制端的用法，特別是如何動(dòng)態(tài)滅0，實(shí)現(xiàn)無意義位的消隱。0001

滅0

動(dòng)態(tài)滅09.2.3加法器加法器:

實(shí)現(xiàn)二進(jìn)制加法運(yùn)算的電路又分為半加器、全加器和多位加法器進(jìn)位如：0

0

0

0

11+10101010不考慮低位來的進(jìn)位半加器實(shí)現(xiàn)要考慮低位來的進(jìn)位全加器實(shí)現(xiàn)1.半加器AB兩個(gè)輸入表示兩個(gè)同位相加的數(shù)兩個(gè)輸出SC表示半加和表示向高位的進(jìn)位半加器：半加器真值表A

B

S

C0000011010101101邏輯表達(dá)式COABSC

可用異或門和與門實(shí)現(xiàn)輸入Ai表示兩個(gè)同位相加的數(shù)BiCi－1表示低位來的進(jìn)位輸出表示本位和表示向高位的進(jìn)位CiSiAi

Bi

Ci-1

Si

Ci

000000011001010011011001010101110011111

1AiBiCi－1SiCiCO

CI可用異或門和與非門實(shí)現(xiàn)2.全加器3.集成加法器74LS283A3A2A1A0B3B2B1B0CICOS3S2S1S001011010

00111100110110

00100111100111

11011074LS283是超前進(jìn)位的四位二進(jìn)制全加器9.2.4數(shù)值比較器數(shù)值比較器：能夠比較數(shù)字大小的電路。1.一位數(shù)值比較器ABY0(A>B)Y1(A=B)Y2(A<B)00010010011010011010從真值表可得：ABY0Y1Y2比較器2.集成數(shù)值比較器

74LS85是一個(gè)四位數(shù)值比較器，其比較原理如下：設(shè)四位數(shù)字為A：A3A2A1A0，B：B3B2B1B0，先比最高位:若A3＞B3，則A＞B；最高位相同A3=B3，比次高位：

若A2＞B2，則結(jié)果A＞B；……各位都相同時(shí)，A=B

A3YA<BYA=BYA>BA2A1A0B3B2B1B0I(A<B)I(A=B)I(A>B)74LS85的功能表輸入級(jí)聯(lián)輸入輸出A3，B3A2，B2A1，B1A0，B0IA＞BIA＜BIA=BFA＞BFA＜BFA=B10××××××10001××××××010A3=B310×××××100A3=B301×××××010A3=B3A2=B210××××100A3=B3A2=B201××××010A3=B3A2=B2A1=B110×××100A3=B3A2=B2A1=B101×××010A3=B3A2=B2A1=B1A0=B0100100A3=B3A2=B2A1=B1A0=B0010010A3=B3A2=B2A1=B1A0=B000100146“0”“1”“0”A3A2A1A0B3B2B1B0A3A2A1A0B3B2B1B0A>BA=BA<BFA>BFA=BFA<B(低位)FA>BFA=BFA<BA7A6A5A4B7B6B5B4A3A2A1A0B3B2B1B0A>BA=BA<BFA>BFA=BFA<B(高位)例9.10試用兩片4位數(shù)值比較器74LS85組成8位數(shù)值比較器。工作時(shí)，先是高位片A和B比大小當(dāng)高位片A=B時(shí)，輸出將取決于級(jí)聯(lián)輸入而級(jí)聯(lián)輸入的狀態(tài)是低位片比較的結(jié)果若高位片A≠B時(shí)，就直接輸出比較結(jié)果9.2.5數(shù)據(jù)選擇器能從多路數(shù)據(jù)中選擇其中所需要的一路數(shù)據(jù)輸出的電路。例：四選一數(shù)據(jù)選擇器輸入數(shù)據(jù)輸出數(shù)據(jù)使能端D0D1D2D3WSA1A0控制信號(hào)究竟選擇哪一路數(shù)據(jù)輸出由A1、A0兩位地址碼決定。

邏輯式：使能端選擇端輸出端A1A0Y00

0D000

1D101

0D201

1D31

0四選一數(shù)據(jù)選擇器功能表禁止態(tài)雙4選1數(shù)據(jù)選擇器74LS153雙4選1數(shù)據(jù)選擇器D20D21D22D23Y2A1A0D10D11D12D13Y1S1S2D2i

0XX010D1iXX10D23D1311001000S11000S20D12D11D10Y10XXD2201D2110D2000Y2A0A1功能表集成8選1數(shù)據(jù)選擇器74LS151地址碼8路輸入互補(bǔ)輸出使能例

用一片74LS153組成8選1數(shù)據(jù)選擇器:D0D1D2D3D4D5D6D7A2雙4選1數(shù)據(jù)選擇器D20D21D22D23Y2D10D11D12D13Y1S1S2A1A0A0A111YA2=0:(1)工作A2=1:(2)工作用數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯函數(shù)一般步驟如下:（1）選擇接到數(shù)據(jù)選擇端（地址輸入端）的函數(shù)變量。（2）寫出數(shù)據(jù)選擇器輸出的邏