數(shù)字電子技術(shù)（山東聯(lián)盟-濰坊科技學(xué)院）智慧樹知到期末考試答案2024年

數(shù)字電子技術(shù)（山東聯(lián)盟-濰坊科技學(xué)院）智慧樹知到期末考試答案2024年數(shù)字電子技術(shù)（山東聯(lián)盟-濰坊科技學(xué)院）以下電路中常用于總線應(yīng)用的有（

）。

A:TSL門

B:OC門C:CMOS與非門D:漏極開路門答案:TSL門當(dāng)某種門的輸入全部為高電平，而使輸出也為高電平者，則這種門將是（

）

A:與門及或門B:與非門及或非門C:與門及或非門D:或門及異或門答案:與門及或門組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)是由（

）引起的

A:電路中使用不同的門電路B:電路有多個(gè)輸出C:電路不是最簡(jiǎn)D:電路中存在延遲答案:電路中存在延遲八進(jìn)制數(shù)（23.24）8轉(zhuǎn)換為十進(jìn)制數(shù)是(

)

A:19.3125

B:19.625C:17.3125

D:17.625答案:19.3125在下列器件中，不屬于時(shí)序邏輯電路的是（

）

A:全加器B:序列信號(hào)檢測(cè)器C:

移位寄存器D:計(jì)數(shù)器答案:全加器在（

）輸入情況下，“或非”運(yùn)算的結(jié)果是邏輯0。

A:任一輸入為0，其他輸入為1B:任一輸入為1C:全部輸入是0D:全部輸入是1答案:任一輸入為1兩二進(jìn)制數(shù)相加時(shí)，不考慮低位的進(jìn)位信號(hào)是半加器。

A:錯(cuò)誤B:正確答案:正確集成單穩(wěn)態(tài)觸發(fā)器可以構(gòu)成任意長(zhǎng)時(shí)間的延時(shí)電路。

A:錯(cuò)B:對(duì)答案:錯(cuò)同步二進(jìn)制計(jì)數(shù)器的電路比異步二進(jìn)制計(jì)數(shù)器復(fù)雜，所以實(shí)際應(yīng)用中較少使用同步二進(jìn)制計(jì)數(shù)器。

A:正確B:錯(cuò)誤答案:錯(cuò)誤時(shí)序電路的邏輯功能和組合電路相同。

A:錯(cuò)B:對(duì)答案:錯(cuò)由555定時(shí)器構(gòu)成的三種電路中，施密特觸發(fā)器和單穩(wěn)態(tài)觸發(fā)器是脈沖的整形電路。

A:錯(cuò)誤B:正確答案:正確由或非門組成的基本RS觸發(fā)器可用R和S端輸入的信號(hào)直接進(jìn)行置0或置1。

A:對(duì)B:錯(cuò)答案:對(duì)當(dāng)奇數(shù)個(gè)1相異或時(shí)，其值為0；當(dāng)偶數(shù)個(gè)1相異或時(shí)，其值為1。

A:錯(cuò)誤B:正確答案:錯(cuò)D/A的含義是模數(shù)轉(zhuǎn)換。

A:正確B:錯(cuò)誤答案:錯(cuò)誤判斷時(shí)序邏輯電路能否自啟動(dòng)可通過判斷該電路是否存在有效循環(huán)來實(shí)現(xiàn)。

A:對(duì)B:錯(cuò)答案:錯(cuò)組合邏輯電路的特點(diǎn)是輸出值僅決定于該時(shí)刻各個(gè)輸入信號(hào)取值組合。

A:對(duì)B:錯(cuò)答案:對(duì)采用四位比較器對(duì)兩個(gè)四位數(shù)比較時(shí)，先比較最高位。

A:正確B:錯(cuò)誤答案:正確數(shù)/模轉(zhuǎn)換器的轉(zhuǎn)換精度除了與分辨率有關(guān)，還與基準(zhǔn)電壓和運(yùn)算放大器的穩(wěn)定性以及漂移電壓大小有關(guān)。

A:錯(cuò)誤B:正確答案:正確單穩(wěn)態(tài)電路也有兩個(gè)穩(wěn)態(tài)，它們分別是高電平1態(tài)和低電平0態(tài)。

A:正確B:錯(cuò)誤答案:錯(cuò)誤異或函數(shù)與同或函數(shù)在邏輯上互為反函數(shù)。

A:錯(cuò)誤B:正確答案:正確將2004個(gè)“1”異或起來得到的結(jié)果是0

A:錯(cuò)誤B:正確答案:正確約束項(xiàng)就是邏輯函數(shù)中不允許出現(xiàn)的變量取值組合，用卡諾圖化簡(jiǎn)時(shí)，可將約束項(xiàng)當(dāng)作1，也可當(dāng)作0。

A:錯(cuò)誤B:正確答案:錯(cuò)誤施密特觸發(fā)器有兩個(gè)穩(wěn)態(tài)。

A:正確B:錯(cuò)誤答案:正確時(shí)序電路不含有記憶功能的器件。

A:正確B:錯(cuò)誤答案:錯(cuò)誤門電路是一種具有一定邏輯關(guān)系的開關(guān)電路。

A:正確B:錯(cuò)誤答案:正確若一個(gè)譯碼器具有N個(gè)輸入，則一般具有多少個(gè)輸出。

（

）

A:N個(gè)B:2N-1個(gè)C:N+1個(gè)D:2N個(gè)

答案:AI參考:正確答案是D：2N個(gè)。\n譯碼器是一種具有多個(gè)輸入端和多個(gè)輸出端的邏輯電路，通常用于將輸入信號(hào)的二進(jìn)制代碼轉(zhuǎn)換成相應(yīng)的輸出信號(hào)。對(duì)于具有N個(gè)輸入的譯碼器，它的輸出端數(shù)量通常為2N個(gè)，這是因?yàn)槊總€(gè)輸入可能對(duì)應(yīng)于兩種狀態(tài)（高電平和低電平），并且可以分別由一個(gè)輸出端輸出。因此，對(duì)于一個(gè)具有N個(gè)輸入的譯碼器，其輸出端數(shù)量為2N個(gè)。所以選項(xiàng)D是正確的。'圖1-71所示均為TTL門，能實(shí)現(xiàn)表達(dá)式要求的邏輯功能的電路是（

）

A:BB:DC:CD:A答案:AI參考:正確選項(xiàng)是“D:A”。\n\n根據(jù)題目中給出的圖像信息，可以判斷這是一組TTL門電路，能夠?qū)崿F(xiàn)不同邏輯功能的電路。其中，選項(xiàng)A中的電路可以實(shí)現(xiàn)表達(dá)式要求的邏輯功能，因此是正確答案。其他選項(xiàng)中的電路無法實(shí)現(xiàn)該邏輯功能，因此是錯(cuò)誤的。'若將一個(gè)TTL異或門（設(shè)輸入端為A、B）當(dāng)做反相器使用，則（

）。

A:A

或B

中有一個(gè)接高電平1B:A或B中有一個(gè)接低電平0C:不能實(shí)現(xiàn)D:A

和B并聯(lián)使用答案:AI參考:正確選項(xiàng):B:A或B中有一個(gè)接低電平0\n\n解析:\n若將一個(gè)TTL異或門當(dāng)做反相器使用，那么它的輸出會(huì)和輸入相反，也就是說如果輸入為低電平0，那么輸出會(huì)變成高電平1，反之亦然。所以只有選項(xiàng)B是正確的，即A或B中有一個(gè)接低電平0。其他的選項(xiàng)都不符合TTL異或門的特性。'L=AB+C的對(duì)偶式是（

）

A:A+BCB:(A+B)CC:A+B+CD:ABC答案:AI參考:正確選項(xiàng)為【B:（A+B）C】。\n\n對(duì)偶式是將原式中的字母和數(shù)字互換位置后得到的式子。在這個(gè)問題中，原式為L(zhǎng)=AB+C，對(duì)偶式就是把C和B的位置互換，即（A+B）C。因此，選項(xiàng)B：（A+B）C是正確的對(duì)偶式。選項(xiàng)A、C、D都與原式中的字母和數(shù)字的順序不一致，因此不是正確的對(duì)偶式。'在編碼器中，輸入的是（

），輸出的是（

）

A:代碼B:二進(jìn)制數(shù)C:某個(gè)特定的字符或信息D:十進(jìn)制數(shù)答案:AI參考:正確選項(xiàng)是C:某個(gè)特定的字符或信息。編碼器是一種將輸入數(shù)據(jù)轉(zhuǎn)換為另一種形式的數(shù)據(jù)（通常是更易于處理或傳輸?shù)男问剑┑脑O(shè)備或系統(tǒng)。在編碼器中，輸入通常是原始數(shù)據(jù)（如文本、數(shù)字等），而輸出通常是經(jīng)過編碼的特定字符或信息。選項(xiàng)A和D不是輸入和輸出的典型形式，選項(xiàng)B雖然正確，但并不是編碼器的輸出。因此，選項(xiàng)C是正確的答案。'CMOS數(shù)字集成電路與TTL數(shù)字集成電路相比突出的優(yōu)點(diǎn)是（

）。

A:高速度B:電源范圍寬C:微功耗D:高抗干擾能力答案:AI參考:正確選項(xiàng)是：C:微功耗。\n\nCMOS數(shù)字集成電路與TTL數(shù)字集成電路相比，突出的優(yōu)點(diǎn)是微功耗，即功耗較低，適合于電池供電的應(yīng)用場(chǎng)景。其他選項(xiàng)如高速度、電源范圍寬、高抗干擾能力雖然也是數(shù)字集成電路的優(yōu)點(diǎn)，但在CMOS數(shù)字集成電路中并不具有特別突出的優(yōu)勢(shì)。'邏輯變量的取值1和0可以表示（

）。

A:電位的高、低B:真與假C:電流的有、無D:開關(guān)的閉合、斷開答案:AI參考:正確選項(xiàng)為：B:真與假。\n\n邏輯變量的取值通常表示為1和0，這兩個(gè)值