汽車電工與電子技術 課件 項目8 數(shù)字電路基礎

數(shù)字電路Thedigitalcircuit

在電子電路中，描述各種物理量的電信號分為模擬信號(Analogsignal)和數(shù)字信號（Digitalsignal）

兩大類。為了便于信息存儲、分析和傳輸，常常將模擬信號轉換成數(shù)字信號，利用數(shù)字邏輯這一強有力的工具來分析和設計復雜的數(shù)字電路或數(shù)字系統(tǒng)。了解數(shù)字電路的基本概念和特點，各種數(shù)制與碼制及其轉換規(guī)律，能敘述邏輯代數(shù)和其運算法則。掌握各種門電路、觸發(fā)器、寄存器、計數(shù)器等電路的原理及邏輯功能。了解555定時器的工作原理。掌握常用汽車集成電路在汽車電子電路中的具體應用。能查閱相關數(shù)字電路手冊，了解各種數(shù)字集成電路的引腳排列、性能特點和使用方法。學習目標6.1組合邏輯門電路6.1.1數(shù)字電路的基本概念1．數(shù)字信號數(shù)字信號：隨時間不連續(xù)變化和突變的電信號，也稱為脈沖信號。（1）脈沖幅度A：脈沖信號變化的最大值。（2）脈沖上升時間tr：從脈沖10%的幅度上升到90%所需的時間。（3）脈沖下降時間tf：從脈沖90%的幅度下降到10%所需的時間。（4）脈沖寬度tp：從上升沿50%幅度到下降沿50%幅度所需時間。（5）脈沖周期T：周期性脈沖信號前后兩次出現(xiàn)的間隔時間。（6）脈沖頻率f：單位時間內的脈沖數(shù)。2．數(shù)字電路的特點信號方面：為脈沖信號，只有“有”和“無”（或“大”和“小”）兩種信號狀態(tài)。數(shù)字電路對信號易于識別，抗干擾能力較強。結構方面：多采用集成電路。分析方法方面：主要研究電路的輸入端與輸出端之間的邏輯關系。功能方面：它可以方便地對信號進行各種運算處理；還可以模擬人腦進行邏輯判斷、邏輯思維，因此可以制成數(shù)字電子計算機，使設備裝置實現(xiàn)智能化。

正邏輯：高電平用“1”表示，低電平用“0”表示。6.1.2

數(shù)制與編碼1．數(shù)制表示數(shù)值大小的各種計數(shù)方法稱為計數(shù)體制，簡稱數(shù)制。二進制數(shù)轉換成十進制數(shù)的方法是按權展開，再求各位數(shù)值之和。1．數(shù)制十進制整數(shù)轉換為二進制數(shù)的常用方法是除二取余法。2．編碼用數(shù)字或某種文字符號來表示某一對象和信號的過程叫編碼。在數(shù)字系統(tǒng)中，任何信息包括各種特定的對象、信號等需要轉化為二進制代碼來處理。

將十進制數(shù)的0~9十個數(shù)字用二進制數(shù)表示的代碼，稱為二－十進制碼，又稱BCD碼。

常用的二－十進制碼為8421BCD碼，它取了四位自然二進制數(shù)的前10種組合，即0000(0)～1001(9)。

8421BCD碼二進制十進制二進制十進制0000001106

0001101117

00102

100080011310019

01004010156.1.3邏輯門電路(Logicgate)1．基本邏輯門電路（1）邏輯與和與門電路邏輯表達式：Y=A?B=AB

輸入AB輸出Y000010100111

與門狀態(tài)表

邏輯關系：有0出0，全1為1。&ABY（2）邏輯或和或門電路邏輯表達式：Y=A+B

或門狀態(tài)表

邏輯關系：有1出1，全0出0。輸入AB輸出Y000011101111≥1

ABY（3）邏輯非和非門電路邏輯表達式：

非門狀態(tài)表

邏輯關系：入1出0，入0出1。AY01101YA2．復合邏輯門電路（1）與非門電路邏輯關系：有0出1，全1出0。邏輯表達式：

（2）或非門電路邏輯關系：有1出0，全0出1。邏輯表達式：

（3）異或門電路邏輯關系：同則出0，不同出1。邏輯表達式：

（4）同或門電路邏輯關系：同則出1，異則出0。邏輯表達式：

3．集成邏輯門電路（1）TTL與非門電路對于TTL門電路，接地或串聯(lián)小電阻接地，相當于接低電平；接電源、懸空或串聯(lián)大電阻接地相當于接高電平。（2）TTL三態(tài)輸出與非門當EN有效時，相當于與非門；當EN無效時，不管A、B的狀態(tài)如何，輸出端開路，總處于高阻態(tài)或禁止狀態(tài)。圖6.17三態(tài)輸出與非門邏輯符號6.1.4組合邏輯電路1．邏輯代數(shù)運算法則與定律（1）基本運算規(guī)則（2）基本代數(shù)規(guī)律（3）吸收規(guī)則（4）反演定理2．組合邏輯電路的分析(Theanalysisoftheassemblylogiccircuit)（1）由邏輯圖寫出各輸出端的邏輯表達式；（2）化簡和變換各輸出端的邏輯表達式；（3）列出真值表；（4）根據(jù)真值表和邏輯表達式對邏輯進行分析，最后確定其功能。

步驟：3．組合邏輯電路的設計（1）對設計要求進行分析，確定輸入、輸出變量，及它的邏輯賦值（什么時候為1，什么時候為0）；（2）根據(jù)邏輯功能列出真值表，如果狀態(tài)賦值不同，得到的真值表也不一樣；（3）根據(jù)真值表寫出邏輯表達式；（4）簡化和變換邏輯表達式，從而畫出邏輯圖。

步驟：4．編碼器(encoder)用文字、符號或數(shù)碼表示特定對象的過程稱為編碼(coding)。在數(shù)字電路中用二進制代碼表示有關信號，稱為二進制代碼。用來完成編碼工作的邏輯電路稱為編碼器。將某種信號編成二進制代碼的電路稱為二進制編碼器。（1）二進制編碼器二–十進制編碼器執(zhí)行的邏輯功能是將十進制數(shù)的0～9十個數(shù)編為二–十進制代碼，由4位二進制代碼來表示。（2）二–十進制編碼器5．譯碼器(decoder)譯碼器是編碼器的逆過程，它的功能是將二進制代碼按編碼時的原意轉換為相應的信息狀態(tài)。能實現(xiàn)譯碼功能的電路稱譯碼器。8421BCD譯碼器是常用的能將二進制代碼譯成對應輸出信號的數(shù)字電路。（1）3線–8線譯碼器把4位BCD代碼0000~1001譯成10個高、低電平輸出信號，又稱4線–10線（4/10）譯碼器。（2）二–十進制譯碼器（3）顯示譯碼器最常用的顯示譯碼器是直接驅動半導體數(shù)碼管的七段顯示譯碼器。6.2時序邏輯電路(Temporallogiccircuit)觸發(fā)器是組成時序邏輯電路的基本部件。它在某一時刻的輸出狀態(tài)不僅與該時刻的輸入信號有關,還與電路原來的輸出狀態(tài)有關。時序邏輯電路的特點：觸發(fā)器分為：RS觸發(fā)器、D觸發(fā)器、JK觸發(fā)器和T觸發(fā)器。

（1）具有0和1兩個穩(wěn)定狀態(tài)。在觸發(fā)信號作用下,可以從一種穩(wěn)定狀態(tài)轉換到另一種穩(wěn)定狀態(tài)。

（2）具有記憶功能。

觸發(fā)器的狀態(tài)不僅和當時的輸入有關,而且和以前的輸出狀態(tài)有關,這是觸發(fā)器和門電路的最大區(qū)別。雙穩(wěn)態(tài)觸發(fā)器的特點：6.2.1集成觸發(fā)器(Thetrigger)1．基本RS觸發(fā)器（1）基本RS觸發(fā)器的結構（2）基本RS觸發(fā)器的工作原理Qn+100不定01010111Qn-R-S-

S-

QQ-R基本RS觸發(fā)器狀態(tài)表2．可控RS觸發(fā)器（1）可控RS觸發(fā)器的結構（2）可控RS觸發(fā)器的工作原理3．JK觸發(fā)器（1）JK觸發(fā)器的結構（2）JK觸發(fā)器的工作原理CPJKQn+1功能00Qn保持010復位101置111翻轉計數(shù)

JK觸發(fā)器是在CP從l

跳變?yōu)?時翻轉的，稱時鐘脈沖下降沿觸發(fā)。這種在時鐘脈沖邊沿觸發(fā)的觸發(fā)器稱邊沿觸發(fā)器，而由時鐘脈沖的高電平或低電平觸發(fā)的觸發(fā)器（如RS觸發(fā)器）稱電平觸發(fā)器。邊沿觸發(fā)器能夠避免電平觸發(fā)器在計數(shù)時可能會發(fā)生“空翻”現(xiàn)象。4．D觸發(fā)器6.2.2寄存器

寄存器是一種重要的數(shù)字電路元件，常用來暫時存放數(shù)據(jù)、指令等。寄存器由若干觸發(fā)器組成，一個觸發(fā)器只能存放一位二進制數(shù)。連接方式

并行輸入、并行輸出

串行輸入、串行輸出

并行輸入、串行輸出

串行輸入、并行輸出

1．數(shù)碼寄存器2．移位寄存器2．移位寄存器6.2.3計數(shù)器在數(shù)字電路和計算機中，計數(shù)器是最基本的部件之一，它能累計輸入脈沖的個數(shù)。1．二進制計數(shù)器（1）同步二進制加法計數(shù)器（2）異步二進制加法計數(shù)器2．十進制計數(shù)器6.2.4555定時器1．555電路的工作原理（a）內部框圖（b）引腳排列圖6.38555定時器內部框圖及引腳排列2．555定