計(jì)算機(jī)組成與體系結(jié)構(gòu) 課件 01計(jì)算機(jī)系統(tǒng)概述、02系統(tǒng)互連結(jié)構(gòu)

計(jì)算機(jī)系統(tǒng)概述計(jì)算機(jī)組成與體系結(jié)構(gòu)如何計(jì)算？數(shù)據(jù)表示計(jì)算對(duì)象是什么？運(yùn)算規(guī)則運(yùn)算的具體方法過(guò)程控制如何控制運(yùn)算完成如何用計(jì)算機(jī)完成計(jì)算？電子數(shù)字通用計(jì)算機(jī)系統(tǒng)電子非電子（機(jī)械、機(jī)電）量子計(jì)算機(jī)數(shù)字模擬通用專(zhuān)用GPUASIC(ApplicationSpecificIntegratedCircuit)……計(jì)算發(fā)展史——電子計(jì)算機(jī)阿塔納索夫-貝瑞計(jì)算機(jī)（Atanasoff-BerryComputer，簡(jiǎn)稱(chēng)ABC）1939年，愛(ài)荷華州立大學(xué)ENIAC(ElectronicNumericalIntegratorAndCalculator，電子數(shù)字積分計(jì)算機(jī))1945年，賓夕法尼亞大學(xué)關(guān)于ENIAC1946年2月15日，由美國(guó)夕法尼亞大學(xué)的物理學(xué)家約翰·莫克利（JohnMauchly）和工程師普雷斯伯·?？颂兀↗PresperEckert）領(lǐng)導(dǎo)研制成功機(jī)器中約有18800只電子管，1500個(gè)繼電器，70000只電阻及其他各類(lèi)電氣元件運(yùn)行時(shí)耗電140千瓦，8英尺高，3英尺寬，100英尺長(zhǎng)，占用長(zhǎng)度超過(guò)30米的房間，重量達(dá)30噸運(yùn)算速度：加法5000次/秒，乘法333次/秒ENIAC的典型特征采用十進(jìn)制；無(wú)存儲(chǔ)器，只有20個(gè)10位的累加器，至多只能存20個(gè)字長(zhǎng)10位的十進(jìn)制數(shù)；程序是“外插型”的，即用線路連接的方式來(lái)實(shí)現(xiàn)的與現(xiàn)代計(jì)算機(jī)的計(jì)算方式相同嗎？計(jì)算發(fā)展史——未來(lái)的計(jì)算機(jī)超導(dǎo)計(jì)算機(jī)光計(jì)算機(jī)量子計(jì)算機(jī)（quantumcomputer）生物計(jì)算機(jī)（biologicalcomputer）……電子計(jì)算機(jī)的發(fā)展第一代（1946～1954）電子管(radiotube/electronicvalve)計(jì)算機(jī)第二代（1955～1964）晶體管(transistor)計(jì)算機(jī)第三代（1965～1973）集成電路(integratedcircuit,IC)計(jì)算機(jī)第四代（1974～現(xiàn)在）大規(guī)模和超大規(guī)模集成電路(LSI/VLSI)計(jì)算機(jī)摩爾定律Moore’sLaw戈登·摩爾(GordonMoore)，Intel公司的創(chuàng)始人之一最早出現(xiàn)是在1965年4月19日，發(fā)表于《電子學(xué)》雜志第114頁(yè)的摩爾（時(shí)任仙童半導(dǎo)體公司工程師）撰寫(xiě)的文章三個(gè)版本集成電路芯片上所集成的電路的數(shù)目，每隔18個(gè)月就翻一番微處理器的性能每隔18個(gè)月提高一倍，或價(jià)格下降一半相同價(jià)格能買(mǎi)到的電腦，性能每隔18個(gè)月增加一倍摩爾定律足足保持差不多40年計(jì)算機(jī)體系結(jié)構(gòu)、組成與實(shí)現(xiàn)計(jì)算機(jī)體系結(jié)構(gòu)（ComputerArchitecture）：計(jì)算機(jī)體系結(jié)構(gòu)是指那些能夠被程序員所看見(jiàn)的計(jì)算機(jī)系統(tǒng)的屬性，即概念性的結(jié)構(gòu)與功能特性。計(jì)算機(jī)組成（ComputerOrganization）：計(jì)算機(jī)組成是指如何實(shí)現(xiàn)計(jì)算機(jī)體系結(jié)構(gòu)所體現(xiàn)的屬性，它包含了許多對(duì)程序員來(lái)說(shuō)是透明的（即程序員不知道的）硬件細(xì)節(jié)。計(jì)算機(jī)實(shí)現(xiàn)（ComputerImplementation）：指計(jì)算機(jī)組成的物理實(shí)現(xiàn)。電子計(jì)算機(jī)的分類(lèi)電子計(jì)算機(jī)數(shù)字式通用計(jì)算機(jī)(generalpurposecomputer)巨、大、中、小、微、單板、單片……專(zhuān)用計(jì)算機(jī)(specialpurposecomputer)IOP、DSP模擬式專(zhuān)用計(jì)算機(jī)數(shù)字信號(hào)處理,DigitalSignalProcess,DSP協(xié)處理器,coprocessor圖形處理器,GraphicsProcessingUnit,GPUASIC(ApplicationSpecificIntegratedCircuit)微型計(jì)算機(jī)發(fā)展最快的，普及最廣泛的一類(lèi)計(jì)算機(jī)以微處理芯片為代表微型計(jì)算機(jī)發(fā)展的里程碑第一塊微處理器芯片Intel4004第一臺(tái)商用微型計(jì)算機(jī)Altair88001976年，SteveJobs和SteveWozniak創(chuàng)建了蘋(píng)果計(jì)算機(jī)公司1981年，IBM的PC系列/微軟的崛起/微型計(jì)算機(jī)的分類(lèi)microcomputerserverworkstationpersonalcomputerlaptoptablet……我們常用的是哪種？它們之間有什么區(qū)別嗎？SupercomputerTOP500SupercomputerSites/TheTOP500projectwasstartedin1993toprovideareliablebasisfortrackinganddetectingtrendsinhigh-performancecomputing.Twiceayear,alistofthesitesoperatingthe500mostpowerfulcomputersystemsisassembledandreleased.ThebestperformanceontheLinpackbenchmarkisusedasperformancemeasureforrankingthecomputersystems.普林斯頓結(jié)構(gòu)馮·諾伊曼結(jié)構(gòu)（VonNeumannarchitecture），也稱(chēng)馮·紐曼模型（VonNeumannmodel）普林斯頓結(jié)構(gòu)（Princetonarchitecture）結(jié)果程序輸入設(shè)備輸出設(shè)備存儲(chǔ)器運(yùn)算器控制器結(jié)果程序輸入設(shè)備輸出設(shè)備運(yùn)算器存儲(chǔ)器控制器哈佛結(jié)構(gòu)哈佛結(jié)構(gòu)（Harvardarchitecture）是一種將程序指令儲(chǔ)存和數(shù)據(jù)儲(chǔ)存分開(kāi)的存儲(chǔ)器結(jié)構(gòu)非馮?諾依曼計(jì)算機(jī)在馮?諾依曼體制范疇內(nèi)，對(duì)傳統(tǒng)馮?諾依曼機(jī)進(jìn)行改造流水線用多個(gè)馮?諾依曼機(jī)組成多機(jī)系統(tǒng)，支持并行算法結(jié)構(gòu)多核心處理器多處理機(jī)系統(tǒng)從根本上改變馮?諾依曼機(jī)的控制流驅(qū)動(dòng)方式CPU(CentralProcessingUnit)GPU(GraphicsProcessingUnit)TPU(TensorProcessingUnit)NPU(NeuralnetworkProcessingUnit)BPU(BrainProcessingUnit)DPU(DeeplearningProcessingUnit)計(jì)算機(jī)系統(tǒng)計(jì)算機(jī)系統(tǒng)由硬件（子）系統(tǒng)和軟件（子）系統(tǒng)組成計(jì)算機(jī)的硬件：由電子、機(jī)械和光電元件等組成的各種部件和設(shè)備計(jì)算機(jī)的軟件：指安裝在計(jì)算機(jī)系統(tǒng)中的程序和有關(guān)的文件計(jì)算機(jī)系統(tǒng)組成計(jì)算機(jī)軟件Software指計(jì)算機(jī)系統(tǒng)中的程序及其文檔，程序是計(jì)算任務(wù)的處理對(duì)象和處理規(guī)則的描述；文檔是為了便于了解程序所需的闡明性資料分類(lèi)系統(tǒng)軟件：負(fù)責(zé)管理計(jì)算機(jī)系統(tǒng)中各種獨(dú)立的硬件，使得它們可以協(xié)調(diào)工作應(yīng)用軟件：為了某種特定的用途而被開(kāi)發(fā)的軟件計(jì)算機(jī)軟件著作權(quán)保護(hù)1991年，《計(jì)算機(jī)軟件保護(hù)條例》匯編語(yǔ)言層操作系統(tǒng)層指令系統(tǒng)層數(shù)字邏輯層高級(jí)語(yǔ)言層應(yīng)用層微體系結(jié)構(gòu)層軟件系統(tǒng)硬件系統(tǒng)計(jì)算機(jī)系統(tǒng)層次結(jié)構(gòu)硬件和軟件的邏輯等價(jià)性硬件和軟件在邏輯上是等價(jià)的任何由軟件實(shí)現(xiàn)的操作都可直接由硬件來(lái)完成的任何由硬件實(shí)現(xiàn)的指令都可由軟件來(lái)模擬根據(jù)當(dāng)時(shí)的成本、速度、可靠性等因素來(lái)決定的，并且會(huì)隨著計(jì)算機(jī)技術(shù)的發(fā)展趨勢(shì)和計(jì)算機(jī)應(yīng)用范圍的變化而改變硬件與軟件的發(fā)展變化早期硬件成本高硬件是計(jì)算機(jī)系統(tǒng)設(shè)計(jì)考慮的核心問(wèn)題軟件為硬件服務(wù)，研究如何發(fā)揮硬件優(yōu)勢(shì)后期軟件開(kāi)發(fā)成本持續(xù)升高硬件設(shè)計(jì)圍繞如何對(duì)軟件的優(yōu)化提供支持操作系統(tǒng)優(yōu)化編譯器（高級(jí)語(yǔ)言）優(yōu)化主要技術(shù)與性能指標(biāo)計(jì)算機(jī)字長(zhǎng)(WordSize)CPU速度主頻(ClockSpeed,ClockRate)MIPS(MillionInstructionsPerSecond)MFLOPS(MillionFloating-pointOperationsperSecond)CPI(ClockcyclePerInstruction)存儲(chǔ)容量?jī)?nèi)存存取周期和外存數(shù)據(jù)傳輸率I/O設(shè)備的入出速度系統(tǒng)互連結(jié)構(gòu)計(jì)算機(jī)組成與體系結(jié)構(gòu)計(jì)算機(jī)系統(tǒng)互連結(jié)構(gòu)計(jì)算機(jī)是由一組相互之間通信的3種基本類(lèi)型（CPU、存儲(chǔ)器和I/O）的部件或模塊組成的網(wǎng)絡(luò)。因此，必須有使模塊連接在一起的通路連接各種模塊的通路的集合稱(chēng)為互連結(jié)構(gòu)早期使用分散連接，即部件之間使用單獨(dú)的連線，連線復(fù)雜，影響了CPU的效率在現(xiàn)代計(jì)算機(jī)系統(tǒng)中，互連結(jié)構(gòu)已成為決定計(jì)算機(jī)性能的重要因素之一現(xiàn)代計(jì)算機(jī)系統(tǒng)的互連結(jié)構(gòu)總線和各種多總線結(jié)構(gòu)（包括層次式總線）BusInterconnection現(xiàn)代計(jì)算機(jī)系統(tǒng)的互連結(jié)構(gòu)點(diǎn)對(duì)點(diǎn)互連Point-to-PointInterconnect總線的基本概念總線(Bus)：計(jì)算機(jī)系統(tǒng)的互聯(lián)機(jī)構(gòu)，是連接兩個(gè)或多個(gè)系統(tǒng)功能部件之間進(jìn)行數(shù)據(jù)傳送的公共通路總線的關(guān)鍵特征是共享傳輸媒質(zhì)連接到總線上的功能模塊有主動(dòng)和被動(dòng)兩種形態(tài)主方(Master)：可以啟動(dòng)一個(gè)總線周期從方(Slave)：只能響應(yīng)主方請(qǐng)求總線的分類(lèi)一個(gè)單處理器系統(tǒng)中的總線，大致分為如下幾類(lèi)：內(nèi)部總線：CPU內(nèi)部連接各寄存器及運(yùn)算部件之間的總線系統(tǒng)總線：CPU同計(jì)算機(jī)系統(tǒng)的其他具有高速傳輸功能的部件I/O總線：中、低速I(mǎi)/O設(shè)備之間互相連接的總線多處理器系統(tǒng)中，還要有通信總線總線特性機(jī)械特性：機(jī)械特性是指總線在機(jī)械連接方式上的一些性能，保證機(jī)械上的可靠連接電氣特性：電氣特性是指總線的每一根傳輸線上信號(hào)的傳遞方向和有效的電平范圍，確保電氣上正確連接功能特性：功能特性是指總線中每根傳輸線的功能時(shí)間特性：時(shí)間特性是指總線中的任一條線在什么時(shí)間內(nèi)有效總線性能指標(biāo)總線寬度標(biāo)準(zhǔn)傳輸率時(shí)鐘同步/異步總線復(fù)用總線控制方式其他指標(biāo)總線內(nèi)部結(jié)構(gòu)數(shù)據(jù)總線：系統(tǒng)模塊間傳輸數(shù)據(jù)的路徑成組使用雙向地址總線：指定數(shù)據(jù)總線上數(shù)據(jù)的來(lái)源和去向成組使用單向控制總線：控制對(duì)數(shù)據(jù)地址線的訪問(wèn)和使用單獨(dú)使用單向/雙向總線連接方式單總線雙總線多總線層間總線單總線雙總線存儲(chǔ)總線系統(tǒng)總線CPUMM接口接口I/OI/O……LocalBus系統(tǒng)總線-I/O總線接口接口接口IOPMMCPUI/OI/OI/O…系統(tǒng)總線I/O總線…傳統(tǒng)總線示例層間/高性能總線示例多總線示例層間總線BridgeMMCacheCPUBridge高速I(mǎi)/O…系統(tǒng)總線高速總線Cache總線高速I(mǎi)/O低速I(mǎi)/O低速I(mǎi)/O低速I(mǎi)/O擴(kuò)展總線總線標(biāo)準(zhǔn)所謂總線標(biāo)準(zhǔn)，可視為系統(tǒng)與各模塊、模塊與模塊之間的一個(gè)互連的標(biāo)準(zhǔn)界面對(duì)標(biāo)準(zhǔn)總線的要求：支持眾多性能不同的模塊支持批量生產(chǎn)，并要質(zhì)量穩(wěn)定、價(jià)格低廉可替換、可組合微型計(jì)算機(jī)常用的標(biāo)準(zhǔn)總線ISA（IndustrialStandardArchitecture）總線：工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)總線，8位（后來(lái)16位）數(shù)據(jù)線，20位（后來(lái)24位）地址線，工作頻率8.33MHzEISA（ExtendedIndustrialStandardArchitecture）總線：擴(kuò)展工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)總線，16或32位數(shù)據(jù)線，32位地址線，工作頻率8.33MHz，支持Burst方式傳輸數(shù)據(jù)VESA（VideoElectronicsStandardAssociation）總線：32位局部總線，連接顯卡、網(wǎng)卡等，最高工作頻率33MHz。沒(méi)有嚴(yán)格標(biāo)準(zhǔn)，各廠家產(chǎn)品兼容性差，針對(duì)80486PCI（PeripheralComponentInterface）總線：外圍部件互連總線（局部總線），V1.0支持33MHz工作頻率，32位地址和數(shù)據(jù)線互用；V2.1支持66MHz工作主頻，64位地址和數(shù)據(jù)線互用總線設(shè)計(jì)要素總線仲裁機(jī)制(Arbitration)定時(shí)方式(SequentialSystem/Timing)數(shù)據(jù)傳輸模式(DataTransferType)總線寬度(BusWidth)總線復(fù)用方式(Time-DivisionMultiplexing,TDM)

總線仲裁仲裁原則公平性?xún)?yōu)先級(jí)集中式仲裁鏈?zhǔn)讲樵?xún)方式計(jì)數(shù)器定時(shí)查詢(xún)方式獨(dú)立請(qǐng)求方式分布式仲裁不需要中央仲裁器，每個(gè)潛在的主方功能模塊都有自己的仲裁號(hào)和仲裁器鏈?zhǔn)讲樵?xún)方式鏈?zhǔn)讲樵?xún)方式的一種實(shí)現(xiàn)計(jì)數(shù)器定時(shí)查詢(xún)方式獨(dú)立請(qǐng)求方式總線定時(shí)同步(synchronoustiming)：事件在總線上的時(shí)刻由總線時(shí)鐘信號(hào)來(lái)確定，傳輸頻率較高，適用于各功能模塊速度相差不多的情況。異步(asynchronoustiming)：應(yīng)答方式或互鎖機(jī)制。總線周期長(zhǎng)度可變，適用于快速、慢速設(shè)備連接到同一總線。同步時(shí)序異步時(shí)序總線數(shù)據(jù)傳輸模式讀、寫(xiě)：總線傳輸?shù)淖罨拘问?，也是所有總線系統(tǒng)都必須支持的傳輸方式成塊傳輸：現(xiàn)代總線具有的特征，可實(shí)現(xiàn)與高速設(shè)備的信息傳輸讀－修改－寫(xiě)：主要用于共享存儲(chǔ)器的保護(hù)，如進(jìn)程管理中的PV原語(yǔ)、管程等寫(xiě)后讀：主要用于數(shù)據(jù)校驗(yàn)總線寬度并行(parallel)總線：一次可以傳送多個(gè)二進(jìn)制位串行(serial)總線：一次只能傳送一個(gè)二進(jìn)制位總線復(fù)用分時(shí)復(fù)用常見(jiàn)實(shí)例：數(shù)據(jù)線、地址線復(fù)用分時(shí)復(fù)用優(yōu)點(diǎn)節(jié)省空間和成本分時(shí)復(fù)用缺點(diǎn)控制電路復(fù)雜潛在的性能降低PCI總線PCI(PeripheralComponentInterconnect)總線是一種高性能局部總線，是為了滿足外設(shè)間以及外設(shè)與主機(jī)間高速數(shù)據(jù)傳輸而提出來(lái)的。1991年下半年，Intel公司首先提出了PCI的概念，并聯(lián)合IBM、Compaq、AST、HP、DEC等100多家公司成立了PCI-SIG

(PeripheralComponentInterconnectSpecialInterestGroup)/SpecYearChangesummaryPCI1.01992OriginalissuePCI2.01993Incorporatedconnectorandadd-incardspecificationPCI2.11995Incorporatedclarificationsandadded66

MHzchapterPCI2.21998Incorporated

ECNs,andimprovedreadabilityPCI2.32002IncorporatedECNs,errata,anddeleted5voltonlykeyedadd-incardsPCI3.02004Removedsupportfor5.0voltkeyedsystemboardconnectorPCI總線連接示例PCIExpress總線2001年春季的IDF上Intel正式公布PCIExpress(PCIe)，是取代PCI總線的第三代I/O技術(shù)，也稱(chēng)為3GIO，旨在替代舊的PCI、PCI-X和AGP總線標(biāo)準(zhǔn)采用點(diǎn)對(duì)點(diǎn)串行連接，比起PCI以及更早期的計(jì)算機(jī)總線的共享并行架構(gòu)，每個(gè)設(shè)備都有自己的專(zhuān)用連接，不需要向整個(gè)總線請(qǐng)求帶寬，而且可以把數(shù)據(jù)傳輸率提高到一個(gè)很高的頻率，達(dá)到PCI所不能提供的高帶寬PCIe交由PCI-SIG認(rèn)證發(fā)布后才改名為PCI-Express/PCIExpress1X數(shù)據(jù)通道PCIExpress拓?fù)涫纠齈CIExpress協(xié)議結(jié)構(gòu)現(xiàn)代微型計(jì)算機(jī)常用總線比較規(guī)格總線寬度時(shí)鐘頻率資料速率PCI2.332位33/66MHz133/266MB/sPCI-X1.064位66/100/133MHz533/800/1066MB/sPCI-X2.0（DDR）64位133MHz2.1GB/sPCI-X2.0（QDR）64位133MHz4.2GB/sAGP2X32位66MHz*2=532MB/sAGP4X32位66MHz*4=1.0GB/sAGP8X32位66MHz*8=2.1GB/sPCIe1.0X11位2.5GHz500MB/s（雙工，文稿數(shù)據(jù)）PCIe1.0X22位2.5GHz1GB/s（雙工）PCIe1.0X44位2.5GHz2GB/s（雙工）PCIe1.0X88位2.5GHz4GB/s（雙工）PCIe1.0X1616位2.5GHz8GB/s（雙工）PCIExpresslinkperformanceVersionIntro-

ducedLinecodeTransfer

rateperlane[i][ii]Throughput[i][iii]x1x2x4x8x161.02003NRZ8b/10b2.5

GT/s0.250

GB/s0.500GB/s1.000GB/s2.000GB/s4.000GB/s2.020075.0GT/s0.500GB/s1.000GB/s2.000GB/s4.000GB/s8.000GB/s3.02010128b/130b8.0GT/s0.985GB/s