第三章-組合邏輯電路教材

第三章組合數(shù)字電路組合邏輯電路的定義邏輯電路按其功能分為:

組合邏輯電路和時序邏輯電路電路任一時刻的輸出狀態(tài)只決定于該時刻各輸入狀態(tài)的組合，而與電路的原狀態(tài)無關(guān)。組合電路就是由門電路組合而成，電路中沒有記憶單元，沒有反饋通路。組合邏輯電路組合邏輯電路X0X1X2Xn-1Y0Y1Y2Ym-1X0、X1、X2

Xn-1——輸入變量Y0、Y1、Y2

Ym-1——輸出變量Y0=f0(X0，X1，X2

Xn-1）Y1=f1(X0，X1，X2

Xn-1）Y2=f2(X0，X1，X2

Xn-1）Ym-1=fm-1(X0，X1，X2

Xn-1）每一個輸出變量是全部或部分輸入變量的函數(shù)：X0X1Xn-1Y0Y1Yn-1§3—2組合數(shù)字電路的分析（1）根據(jù)給定邏輯圖寫出輸出邏輯函數(shù)表達式；（2）對邏輯函數(shù)表達式化簡，寫出最簡與或表達式；（3）根據(jù)最簡表達式列出真值表；（4）由真值表說明給定電路的邏輯功能?！纠?】ABABBABAY0=ABAABB=ABA+ABB=AB+ABY1=ABABY0Y10000011010101101邏輯功能：一位二進制加法。

Y0:本位和；Y1：進位位。組合電路如圖所示，分析該電路的邏輯功能。ABY0Y11&&&&【例2】分析下面組合電路的邏輯功能。Y=SA1A0D3SA1A0D2SA1A0D1SA1A0D0Y=SA1A0D3+SA1A0D2+SA1A0D1+SA1A0D0YD3SD2D1D0A0A1&&&&&111邏輯功能D3110D2100D10100

1D0000YA1A0S四選一數(shù)據(jù)選擇器A1A0:選擇控制(地址)D3D2D1D0:數(shù)據(jù)輸入Y=SA1A0D3+SA1A0D2+SA1A0D1+SA1A0D0S:使能端(選通端、片選端)

低電平有效YD3SD2D1D0A0A1&&&&&111【例3】分析下面組合電路的邏輯功能。Y1Y2Y311AB>1>1>1Y1=A+B=ABY3=A+B=ABY2=A+BA+B+=(A+B)(A+B)=AB+ABABY1000010101110Y2Y310010010功能:

當A>B時,Y1=1

當

A=B時,Y2=1

當

A<B時,Y3=1

是一位數(shù)字比較器§3—3組合數(shù)字電路的設(shè)計（1）根據(jù)設(shè)計要求，定義輸入、輸出邏輯變量，并給輸入、輸出邏輯變量賦值，即用0和1表示信號的有關(guān)狀態(tài)；（2）列出真值表；（3）由真值表寫出邏輯函數(shù)表達式；（4）化簡邏輯函數(shù)表達式；（5）畫出邏輯圖；【例1】設(shè)計一三人表決電路。設(shè)計要求：多數(shù)贊成通過，反之不通過。并用與非門實現(xiàn)該電路。1.設(shè)定變量：用A、B、C和Y分別表示輸入和輸出信號；2.狀態(tài)賦值:贊成用1表示，反之用0表示。表決結(jié)果用指示燈表示；燈亮表示1，不亮表示0；3.列真值表：ABC000001010011100101110111Y000011114.寫邏輯函數(shù)表達式并化簡：Y=ABC+ABC+ABC+ABC=AB+AC+BC=ABACBC5.畫出邏輯圖：三人表決電路10A+5VBCY&&&&R=ABACBCY【例2】設(shè)計一個可控制的組合電路，要求：當控制端

E=0時，輸出端

Y=X2；當E=1時，輸出端Y=3X+5。X=AB為兩位的二進制數(shù)，Y也用二進制數(shù)表示?？刂贫薊AB000011100011110100101101輸入X輸出YY3Y2Y1Y000000001010010010101100010111110Y3=AB+EA+EBY2=EAB+EAB+EABY1=EAY0=EB+EB【例3】三層樓房，樓道只有一盞燈。試設(shè)計該樓道燈控制電路。要求：在每一層均可控制開關(guān)。開關(guān)—A、B、C合——“1”開——“0”滅——“0”亮——“1”燈—YA、B、CY0000001010100101110111001111ABCY00010110000111100001111010101011§3—4常用組合集成邏輯電路一、集成加法器1、半加器不考慮低位進位輸入，兩數(shù)碼X、Y相加，稱半加X

Y

S000011101110C0001S=XY

+XY=XY+C=XY=1&SCXYXYSCCO

2、全加器

COCnXnYnSnCn-1CI被加數(shù)、加數(shù)以及低位的進位三者相加稱為“全加”真值表1110100110010100111011101001110010100000CnSnCn-1

Yn

Xn

全減器的真值表如何？全加器1110100110010100111011101001110010100000CnSnCn-1

Yn

Xn

Sn=XnYnCn–1+XnYnCn–1+XnYnCn–1+XnYnCn–1=Xn(Yn

Cn–1)+Xn(Yn

Cn–1)=Xn

Yn

Cn–1Cn=XnYnCn–1+XnYnCn–1+XnYnCn–1+XnYnCn–1=(Xn

Yn)Cn–1+XnYn門電路組成的全加器Sn=XnYnCn–1+XnYnCn–1+XnYnCn–1+XnYnCn–1Cn=XnYnCn–1+XnYnCn–1+XnYnCn–1+XnYnCn–1XnYnCn–1SnCn11111&&>1>1集成全加器芯片74183【例】分析下面由全加器構(gòu)成的組合電路的邏輯功能1Xn2Xn1Yn2Yn1Cn2Cn1Cn-12Cn-11Sn2Sn+VCC地1781474

183YABCDECn

SnAnBn

Cn-

Cn

SnAnBn

Cn-

Cn

SnAnBn

Cn-

簡化真值表：ABCDE狀態(tài)Y111

100002個11

1

1個100110

0102個11個1邏輯功能：五人表決電路3、四位串行進位加法器特點：電路簡單，連接方便，但運算速度慢。4、四位并行進位(超前進位)加法器串行進位的延遲級數(shù)與位數(shù)成正比.考慮設(shè)置專用的進位形成電路同時產(chǎn)生各位的進位Cn.

進位輸入是由專門的“進位門”綜合所有低位的加數(shù)、被加數(shù)及最低位進位來提供.稱”快速加法器”或”超前進位加法器”四位并行進位加法器C1、C2、C3、C4形成的條件:011111)(CYXYXC++=01122112222))(()(CYXYXYXYXYX+++++=122222)(CYXYXC++=01122331122332233333))()(())(()(CYXYXYXYXYXYXYXYXYXC+++++++++=2233443344444))(()(YXYXYXYXYXYXC011223344))()()((CYXYXYXYX+++++11224344))()((YXYXYXYX+++++++++=Gi

=XiYi

叫產(chǎn)生進位函數(shù)Pi=Xi+Yi

叫傳遞進位函數(shù)C4=G4+P4G4+P4P3G2+P4P3P2G1+P4P3P2P1C0四位并行進位加法器按輸入取反碼,輸出也取反碼的規(guī)則，得四位并行進位加法器改寫為四位并行進位加法器C0F1F2F3F4C4X1Y1X2Y2X3Y3X4Y4集成四位并行進位加法器74283X2Y2C4+VCC地1891674

283F2F1X1Y1F3X3Y3F4X4Y4C0用四位加法電路實現(xiàn)四位二進制數(shù)加、減法用四位加法電路實現(xiàn)8421碼到余三碼的轉(zhuǎn)換用四位加法電路實現(xiàn)余三碼到8421碼的轉(zhuǎn)換X1X2X3X4Y1Y2Y3Y4F1F2F3F4C0C474283二、譯碼器譯碼器——將輸入代碼轉(zhuǎn)換成特定的輸出狀態(tài)的邏輯電路譯碼器A1A0Y3Y2Y1Y0最典型的例子：存儲器的地址譯碼。4-16地址譯碼器000000010010111116*8bitA3A2A1A0

N位輸入，2N個輸出。對應(yīng)2N個某一個組合，只能有一個輸出為“1”或“0”。地址線有10位，可以表示210＝1K個地址；32位地址可以表示4G地址；16M存儲器需要24位地址。譯碼器的功能分類

1．用來表示輸入狀態(tài)全部組合的，稱二進制譯碼器N位輸入，2N輸出。常見的集成化譯碼器有2-4、3-8、4-162．碼制譯碼器：如8421碼變換為循環(huán)碼等。3．顯示譯碼器：控制數(shù)碼管顯示1、最小項譯碼器（二進制譯碼器、變量譯碼器、n—2n線譯碼器）特點：每對應(yīng)一個碼2n個輸出線中只能有一位有輸出狀態(tài)；其它各位狀態(tài)不變。有輸出時狀態(tài)為“1”，無輸出時狀態(tài)“0”—輸出高電平有效。有輸出時狀態(tài)為“0”，無輸出時狀態(tài)“1”—輸出低電平有效。ABY3Y2Y1Y0&11&&&譯碼原理2-4譯碼器(2輸入－4輸出的變量譯碼器)11011000Y0Y1Y2Y3BA1110110110110111驅(qū)動三個與非門Y0=BAY1=ABY2=ABY3=AB2-4譯碼器原理圖使能端(選通端)低電平有效當＝0，譯碼器使能E當＝1，譯碼器禁止EABY3Y2Y1Y0E輸入緩沖反相門&11111&&&譯碼器的邏輯符號輸出高電平有效輸出低電平有效Y0Y1Y2Y3ABEY0Y1Y2Y3ABE雙二——四線譯碼器123456781E

1B

1A

1Y01Y11Y21Y3

地

+VCC

2E

2B

2A

2Y02Y12Y22Y374

13916

151413121110912345678三——八線譯碼器A0

A1A2

S3

S2S1Y7

地

12345678+VCC

Y0Y1Y2Y3Y4Y5Y674

13816151413121110912345678

74138Y0Y1Y2Y3Y4Y5Y6Y7A0A1A2STBSTCSTAY0Y1Y2Y3Y4Y5Y6Y7S3S2S174

138邏輯圖A0A1A2STASTASTBSTC&1111111&&&&&&&&功能表輸入S1S2S3A2A1A0輸出Y7Y6Y5Y4Y3Y2Y1Y0

111111111

11111111110000011111110100001111111011000101111101110001111110111100100111011111001011101111110011010111111100111011111110

11111111

A2、A1、A0是譯碼器輸入端，Y0

Y7是譯碼器輸出端，且低電平有效。S3、S2、

S1為三個使能輸入端，只有當它們分別為0、0、1時，譯碼器才正常譯碼；否則不論A2A1A0為何值，Y0

Y7都輸出高電平。使能端的功能在集成電路中增加控制使能(Enable)端E，是電路設(shè)計中常用的技術(shù)，使得集成電路更加靈活、可靠。靈活：用于擴展可靠：用于選通①E用于選通，消除輸出的“0”重疊和尖峰信號EABY0Y1Y2Y311111&&&&延遲產(chǎn)生尖峰AB=1100理想化波形ABY0Y3Y1Y2“1”Y3=01Y0=10Y1=Y2=1尖峰信號和零重疊由于門的傳輸延遲，造成Y1、Y2上出現(xiàn)了尖峰，同時，Y3,Y0有一段時間同時為“0”，即零重疊。ABtskewtpLH3tpHL2tpLH3尖峰信號“0”重疊“0”重疊tpHL2“0”重疊時間tsp=tskew+tpLH3–tpHL2尖峰脈沖寬度tol=tpLH3–tpHL2EAY0Y1Y2Y3B11111&&&&Y0Y1Y3用使能端E消除尖峰信號和零重疊ABtskewtsuEtsuE

—建立時間thE

thE

—保持時間tpLHEYtpHLEYtpLHEYtpHLEY—E信號由輸入到輸出的延遲(2級門延遲)E的正跳變可以和輸入跳變同時到來，而thE+tpHLEY≥tpHL3EEAY0Y1Y2Y3B11111&&&&AB=1001Y2=01Y1=10Y2Y1使用E來抑制零重疊和尖峰，譯碼器的輸出波形變窄了.“0”BAY0Y1Y2Y3E不使用E“0”使用EBAEY0Y1Y3Y21111Y15=01000Y8=00111Y7=00001Y1=00000Y0=0譯碼器的靈活應(yīng)用用兩片74

138構(gòu)成4/16線譯碼器。A3A2A1A000011A0A1A2A3E“1”【例1】Y0Y8Y7Y1574138(1)Y0Y1Y2Y3Y4Y5Y6Y7A0A1A2STCSTBSTA74138(2)Y0Y1Y2Y3Y4Y5Y6Y7A0A1A2STCSTBSTA1、譯碼器的擴展【例2】用三片74

138構(gòu)成5/24線譯碼器。A0A1A2A3A4如何用四片74

138構(gòu)成5/32線譯碼器？“1”74138(1)Y0Y1Y2Y3Y4Y5Y6Y774138(2)Y0Y1Y2Y3Y4Y5Y6Y774138(3)Y0Y1Y2Y3Y4Y5Y6Y7Y0Y7Y8Y15Y16Y23A0A1A2STCSTBSTAA0A1A2STCSTBSTAA0A1A2STCSTBSTA【例3】5片2－4譯碼器構(gòu)成4－16譯碼器。第一層的一個譯碼器用作選片。E=0時，CD＝00時選中左邊一片，譯出Y0…Y3;依此類推。2、構(gòu)成數(shù)據(jù)分配器【例】用74

138構(gòu)成“1線—8線”數(shù)據(jù)分配器

D數(shù)據(jù)輸入地址選擇A0A1A2

輸出地址選擇信號

A2A1A0000001Y0=D“1”74138(1)Y0Y1Y2Y3Y4Y5Y6Y7A0A1A2S3S2S1Y0Y1Y2Y3Y4Y5Y6Y7Y1=D010011100101110111Y2=DY3=DY4=DY5=DY6=DY7=D兩位1—4線數(shù)據(jù)分配器3、實現(xiàn)存儲器系統(tǒng)的地址譯碼四—十六線譯碼器Y0Y1Y14Y15E1E2ABCDCEA0A1A2A3A4ROM328D0D1D2D3D4D5D6D7CEA0A1A2A3A4ROM328D0D1D2D3D4D5D6D7

A5A6A7A8A0A1A2A3A4地址線數(shù)據(jù)線F&4、用譯碼器實現(xiàn)組合邏輯函數(shù)【例1】試用譯碼器和門電路實現(xiàn)邏輯函數(shù)：F=BC+AB+AC解：將邏輯函數(shù)轉(zhuǎn)換成最小項表達式，再轉(zhuǎn)換成與非—與非形式。=m3+m5+m6+m7=m3m5m6m7用一片74138加一個與非門就可實現(xiàn)該邏輯函數(shù)。F=ABC+ABC+ABC+ABC

74138Y0Y1Y2Y3Y4Y5Y6Y7A2A1A0S3S2S1“0”“0”“1”A

B

CL&F&【例2】某組合邏輯電路的真值表如表所示，試用譯碼器和門電路設(shè)計該邏輯電路。解：真值表ABC可見，用譯碼器實現(xiàn)多輸出邏輯函數(shù)時，優(yōu)點更明顯。&G

74138Y0Y1Y2Y3Y4Y5Y6Y7A2A1A0S3S2S1“0”“0”“1”A

B

C2、碼制變換譯碼器二—十進制碼(8421碼)至十進制碼譯碼器(BCD譯碼器)余三碼至十進制碼譯碼器余三循環(huán)碼至十進制碼譯碼器完全譯碼的BCD譯碼器當輸入ABCD出現(xiàn)0101~1111時，譯碼器輸出Y0~9均為“1”。

1111111111111110BADC0011011000110110Y0~9表達式為Y0=ABCDY1=ABCDY9=ABCD完全譯碼的BCD譯碼器電路圖Y0=ABCDY1=ABCDY9=ABCDY2=ABCDY3=ABCDY4=ABCDY5=ABCDY6=ABCDY7=ABCDY8=ABCDABCDY0Y1Y2Y3Y4Y5Y6Y7Y8Y911111111&&&&&&&&&&不完全譯碼的BCD譯碼器當ABCD＝0101~1111時，Y0~9均為任意值

11

11111110BADC0011011000110110

不完全譯碼的BCD譯碼器電路圖Y0~9表達式為Y0=ABCDY1=ABCDY9=ADY2=ABCY3=ABCY4=ABCY5=ABCY6=ABCY7=ABCY8=ADY0Y1Y2Y3Y4Y5Y6Y7Y8Y9ABCD&11111111&&&&&&&&&集成8421BCD譯碼器74

4212345678+VCC

A0A1A2A3Y9Y8Y774

4216151413121110912345678Y0Y1Y2Y3Y4Y5Y6地

74

42為完全譯碼的BCD譯碼器，沒有“使能”端。3、數(shù)字顯示譯碼器常用的數(shù)字顯示器有多種類型；

按顯示方式分：有字型重疊式、點陣式、分段式等。

按發(fā)光物質(zhì)分：有半導體顯示器，又稱發(fā)光二極管(LED)顯示器、熒光顯示器、液晶顯示器、氣體放電管顯示器等。七段數(shù)碼顯示器abfgecd?fg

abedc?七段發(fā)光二極管顯示譯碼器示意圖A0A1

A2A3YaYbYg顯示譯碼器輸入為

8421BCD碼abg字形顯示abfgecd?fg

abedc?LED連接方式七段數(shù)字顯示器分為共陰極和共陽極兩種。abcdefg+++++?共陰極接法+VCC?abcdefg共陽極接法若采用共陽極LED，顯示譯碼器的輸出應(yīng)為低電平輸出有效；若采用共陰極LED，則高電平輸出有效。注意顯示譯碼器的真值表顯示譯碼器的函數(shù)式顯示譯碼器的邏輯電路圖共陽極顯示器接線圖常用顯示譯碼器74

47(低電平輸出有效）74

49(高電平輸出有效)74

48(低電平輸出有效)74

48的邏輯功能：LT—燈測試(低電平有效)BI/

RBO—滅燈輸入/滅零輸出(低電平有效)RBI—滅零輸入；(低電平有效)當RBI=0;A3A2A1A0=0

時燈滅，RBI=1;A3A2A1A0=0時，顯示0。74

48真值表abfgecd?fg

abedc?74

48電路圖74

48的連接0025004將BI/RBO和RBI配合使用，可以實現(xiàn)多位數(shù)顯示時的“無效0消隱”功能?！?”“1”RBIRBORBIRBORBIRBORBIRBORBORBIRBORBIRBORBI7448744874487448744874487448三、編碼器功能：對應(yīng)輸入的每一個狀態(tài)，輸出一個編碼。二進制編碼器二—十進制編碼器優(yōu)先編碼器編碼器1、二進制編碼器定義：用n位二進制代碼對2n個信號進行編碼的電路叫做二進制編碼器示意框圖：二進制編碼器Y0Y1Yn–1I0I2n–1輸入2n個信號輸出n位二進制代碼I1特點：任意一時刻只能對一個信號進行編碼，即只允許一個信號為有效電平（低電平或高電平），而其余信號為無效電平。【例】設(shè)計8—3線二進制編碼器

8個輸入信號分別用I0~I7表示，且高電平有效；輸出的三位二進制代碼分別用Y0、Y1、Y2表示。簡化編碼表Y2=I4+I5+I6+I7Y1=I2+I3+I6+I7Y0=I1+I3+I5+I7=I4I5I6I7=I2I3I6I7=I1I3I5I7輸入輸出I0=1Y2Y1Y0000001010011100111110101I1=1I2=1I3=1I4=1I5=1I7=1I6=1A1A0A2Y2Y1Y0Y2I7I6I5I4I3I2I1I011111111&&&2、二—十進制編碼器輸入輸出I0=1I1=1I2=1I3=1I4=1I5=1I6=1I7=1Y2Y1Y000000001001000110100011101100101Y3I8=1I9=110001001Y2=I4+I5+I6+I7Y1=I2+I3+I6+I7Y0=I1+I3+I5+I7+I9Y3=I8+I9R+VCCY2Y1Y0I7I6I5I4I3I2I1I0I8I9>1Y3>1>1>13、優(yōu)先編碼器1.定義：可以對同時輸入的多個信號中具有優(yōu)先權(quán)的信號進行編碼的編碼器。優(yōu)先級別是由編碼者事先規(guī)定好的。2.特點：任意一時刻可以允許多個輸入信號同時有效?！纠吭O(shè)計一個三位二進制優(yōu)先編碼器。優(yōu)先級別為I7

I0輸入I7I6I5I4I3I2I1I0輸出Y2Y1Y0

11101110001101000110000001011000001010000000100100000001000輸出信號最簡表達式：（略）邏輯圖：（略）集成優(yōu)先編碼器——74

148（8線-3線）(1)輸入、輸出均以低電平作為有效信號。(2)ST—使能輸入

(3)YS—使能輸出?！半娐饭ぷ?，但無編碼輸入”1011111111YSX10XXXXXXX01111XXXXXXX1100000000YEX111111110711111111101111111110110111110010111110X01001110XX0011110XXX001010XXXX00010XXXXX0000XXXXXX0Y2Y1Y0

654321ST(4)YEX—擴展端?！半娐饭ぷ?，有編碼輸入”集成優(yōu)先編碼器——74

1487ISTI1I2I543I6IIA01A2AYSYEX0I111111111111≥1≥1≥1≥1&&&&【例1】A3

07815若高位片有“0”輸入，高位YS=1,禁止低位片。若高位片無“0”輸入，高位YS=0,低位片工作。輸入A3A2A1A0I0=01111I1=01110I7=01000I8=00111I15=00000將8-3優(yōu)先編碼器擴展為16-4優(yōu)先編碼器STA2A1

A0YSYEX7654321074148(2)STA2A1

A0YS7654321074148(1)YEXA2A1

A0&&&【例2】分析下面組合邏輯電路的邏輯功能8421碼優(yōu)先編碼器72I0I1F6I5I4II3I0I74

148FTSYSYEX21FII457I162III03II11I98IY0Y1Y2Y3&&GGGG1234四、數(shù)據(jù)選擇器在多路數(shù)據(jù)傳送過程中,能夠根據(jù)需要將其中任意一路挑選出來的電路,叫數(shù)據(jù)選擇器,也稱為多路選擇器或多路開關(guān).D0D1Dn-1A0A1Am-1Y數(shù)據(jù)選擇器數(shù)據(jù)輸入端輸出端控制端數(shù)據(jù)選擇器示意框圖若有n個輸入，則稱n選1數(shù)據(jù)選擇器。常用數(shù)據(jù)選擇器74157——4位二選一數(shù)據(jù)選擇器&111&&&>1>1>1>1常用數(shù)據(jù)選擇器74153——雙四選一數(shù)據(jù)選擇器111111&&>1>1常用數(shù)據(jù)選擇器74151——八選一數(shù)據(jù)選擇器1111111&1>1四選一數(shù)據(jù)選擇器D3D2D1D0A1A0S1MUXYYD3S1D2D1D0A0A1&111&&&&Y=S1A1A0D3+S1A1A0D2+S1A1A0D1+S1A1A0D0有使能端的雙4選1數(shù)據(jù)選擇器（輸出結(jié)構(gòu)：W=Y）1Y1W2Y2W++1D01D11D21D32D02D12D22D3S0S11E2E.......................1&&11111>1>1選擇器擴展【例1】利用一片74

153構(gòu)成一個8選1數(shù)據(jù)選擇器。A2D7D6D5D4D3D2D1D0輸入1D31D21D11D0S1A1A074

153Y2Y12D32D22D12D0S2A0A1Y>1【例2】用雙4選1選擇器擴展成16選1選擇器A3A2A1A0Y00D00001D110D211D30100D401D510D611D700D810

01D910D1011D111100D1201D1310D1411D15兩種不同的擴展方案，從功能表上分析，可以先選低兩位，也可以先選高兩位。16選1功能表方案一：用雙4選1選擇器(無使能端)擴展成16選1選擇器邏輯結(jié)構(gòu)：A1A0控制第一層選擇，

A3A2控制第二層選擇。A0

A1

D0

D3

Y

D0

D3

Y

A0

A1

D0

D3

Y

D0

D3

Y

A0

A1

D0

D3

Y

A1

A0

A3

A2

D0

D3

D4

D7

D8

D11

D12

D15

..方案二：用雙4選1選擇器(無使能端)擴展成16選1選擇器A0

A1

D0

D3

Y

D0

D3

Y

A0

A1

D0

D3

Y

D0

D3

Y

A0

A1

D0

D3

Y

A3

A2

A1

A0D0D4D8D12D1D5D9D13D2D6D10D14D3D7D11D15邏輯結(jié)構(gòu)：A3A2控制第一層選擇，

A1A0控制第二層選擇。方案三：用雙4選1選擇器(有使能端)擴展成16選1選擇器用譯碼器＋數(shù)據(jù)選擇器，一級選擇就可以。高兩位控制端經(jīng)譯碼后分別控制數(shù)據(jù)選擇器的使能端E，以實現(xiàn)擴展。輸出級是OC門，因此可以“線與”。A3A2A1A0ED0D3D4D7D8D11D12D151W2W1W2WVCCRLYA1A0EY0Y1Y2Y3A1A1A0A0E1D01D3E2D02D3E1D01D3E2D02D3......用數(shù)據(jù)選擇器實現(xiàn)組合邏輯函數(shù)【例1】利用選擇器實現(xiàn)邏輯函數(shù)Y（A,B,C）=

（1,2,4,6,7）用八選一74151Y=m1+m2+

m4+m6+m7=ABC+ABC+ABC+ABC+ABC

74151D7D6D5D4D3D2D1D0A1A0YA2YABC“1”=ABC0+ABC1+ABC1+ABC0+ABC1+ABC0+ABC1+ABC1用四選一74153Y=ABC+ABC+ABC+ABC+ABCAB1D31D21D11D0S1A1A074

153Y2Y12D32D22D12D0S2YC“1”..1=AB?C+AB?C+AB?C+AB?1【例2】利用八選一數(shù)據(jù)選擇器實現(xiàn)邏輯函數(shù)

Y=ACD+ABCD+BC+BCDBADC0011011000110110111111111Y=DCB?0+DCB?1+DCB?0+DCB?1+DCB?A+DCB?A+DCB?A+DCB?1

74151D7D6D5D4D3D2D1D0A1A0YA2YDCB“1”A.....1數(shù)據(jù)同比較器—【例3】分析下面組合邏輯電路的邏輯功能S2S1S0ES3S2S1YYD7D6D5

D4D3D2

D1D0

Y7Y6Y5

Y4Y3Y2

Y1Y0

A2A1A074LS15174LS138A2A1A0B2B1B0AB比較結(jié)果：若A=B，則Y=0，反之，Y=1。只能比較兩個二進制數(shù)是否相同，而不能比較其大小。五、數(shù)碼比較器1、一位數(shù)值比較器1.定義：用來比較兩個一位二進制數(shù)大小的電路。2.真值表：Ai

Bi

YA>B0000101011100010YA<BYA=B1001YA>B=AiBiYA<B=AiBi3.邏輯圖：YA=B=AiBi+AiBi=AiBi+AiBiYA<BYA=BYA>BAiBi11&&=2、四位數(shù)值比較器A3A2A1A0B3B2B1B0從高位開始比較，若A3>B3

則A>B，若A3<B3

則A<B，若A3=B3

則再比較低位A3B3A2B2A1B1A0B0A>BA<BA=BA3>B3XXX100A3<B3XXX010A3=B3A2>B2XX100A3=B3A2<B2XX010A3=B3A2=B2A1>B1X100A3=B3A2=B2A1<B1X010A3=B3A2=B2A1=B1A0>B0100A3=B3A2=B2A1=B1A0<B0010A3=B3A2=B2A1=B1A0=B0001集成化四位數(shù)值比較器7485A3A1B3B1A2A0B2B0YA<BYA>BYA=B7485A>BA<BA=B低位比較輸入7485邏輯圖【例】用兩片74

85構(gòu)成七位數(shù)值比較器。分段比較：先比較高三位，若A6A5A4=B6B5B4，再比較低四位。七位數(shù)碼輸入比較輸出YA<BYA>BYA=BA>BA<BA=BA3A2A1A0B3B2B1B074

85（2）A6A5A4B6B5B4“1”A3A2A1A0B3B2B1B0YA<BYA>BYA=BA>BA<BA=B74

85（1）A3A2A1A0B3B2B1B0用74

85構(gòu)成五位數(shù)值比較器A3A2A1A4B3B2B1B4YA<BYA>BYA=BA>BA<BA=BA0B074

85A>BA<B用74

85構(gòu)成24位數(shù)值比較器【例】利用74283及其它器件實現(xiàn)8421BCD碼的加法運算9876543210D十進制數(shù)相加的和二進制數(shù)相加的和和C4F4F3F2F1C4F4F3F2F1

19181716151413121110D十進制數(shù)相加的和二進制數(shù)相加的和和C4F4F3F2F1C4F4F3F2F1

0000000000

0000100001

0001000010

0001100011

0010000100

0010100101

0011000110

0011100111

0100001000

0100101001

00000000000101010000

0101110001

0110010010

0110110011

0111010100

0111110101

1000010110

1000110111

1001011000

1011111001

000000000011111111110000001111方案1：用74283和7485及或門X4X3X2X1Y4Y3Y2Y1F4F3F2F1C0