《基于FPGA的嵌入式系統(tǒng)設(shè)計(jì)》課件第9章

第9章OpenCL入門與應(yīng)用9.1OpenCL簡介9.2構(gòu)建OpenCL環(huán)境9.3基于OpenCL的實(shí)例編譯測試9.4OpenCL參考資料說明

9.1OpenCL簡介

1．OpenCL簡介

OpenCL(OpenComputingLanguage，開放運(yùn)算語言)是第一個面向異構(gòu)系統(tǒng)通用目的并行編程的開放式、免費(fèi)標(biāo)準(zhǔn)，也是一個統(tǒng)一的編程環(huán)境，便于軟件開發(fā)人員為高性能計(jì)算服務(wù)器、桌面計(jì)算系統(tǒng)、手持設(shè)備編寫高效輕便的代碼，而且廣泛適用于多核心處理器(CPU)、圖形處理器(GPU)、Cell類型架構(gòu)以及數(shù)字信號處理器(DSP)等其他并行處理器，在游戲、娛樂、科研、醫(yī)療等領(lǐng)域都有廣闊的發(fā)展前景。OpenCL支持在不同的平臺上使用基于C的語言來開發(fā)代碼－－從CPU、GPU、數(shù)字信號處理(DSP)器件到FPGA。

Altera的OpenCL主要面向信號處理類應(yīng)用的客戶，是用C語言開發(fā)FPGA的利器。開放運(yùn)算語言(OpenCL)聯(lián)盟著名的公司有FPGA巨頭Altera、兩大顯卡GPU巨頭AMD和英偉達(dá)、CPU巨頭Intel、軟件和服務(wù)器巨頭IBM以及全世界最大的公司Apple(蘋果)等。不過AMD和英偉達(dá)是用GPU實(shí)現(xiàn)OpenCL并行運(yùn)算，Altera是用FPGA實(shí)現(xiàn)并行運(yùn)算。

(1)使用戶的產(chǎn)品能夠更迅速面市。

①與傳統(tǒng)的FPGA設(shè)計(jì)流程相比，產(chǎn)品能夠更迅速地面市。

②使用OpenCLC(基于ANSIC)并行編程語言而不是傳統(tǒng)的底層硬件描述語言(HDL)來描述用戶的算法。

③在更高層的設(shè)計(jì)抽象環(huán)境中迅速進(jìn)行設(shè)計(jì)開發(fā)。

④針對目前和未來的FPGA重新定位OpenCLC代碼，設(shè)計(jì)不會過時。

⑤跳過耗時的手動時序收斂以及FPGA、主機(jī)和外部存儲器之間的通信接口設(shè)計(jì)工作，一個步驟中就可以在FPGA上實(shí)現(xiàn)用戶的OpenCLC代碼。

(2)能獲得性能更好、功效更高的解決方案。

①把對性能要求較高的功能從主處理器中卸載到FPGA上，從而提高了性能。

②與其他硬件方案相比，顯著降低了功耗，提高了性能。采用FPGA的精細(xì)粒度體系結(jié)構(gòu)，Altera面向OpenCL的SDK只生成用戶需要的邏輯，功耗只有硬件方案的1/5。

2．OpenCL的AlteraSDK介紹

OpenCL的AlteraSDK(SoftwareDevelopmentKit(簡稱AOCL)是應(yīng)用于AlteraFPGA的基于OpenCL的混合并行編程環(huán)境。AOCL13.1版本提供了邏輯元件、驅(qū)動程序、AOCL專用庫及文件。

1)邏輯元件(LogicComponents)

(1)?Altera離線編譯器(AlteraOfflineCompiler，AOC)將用戶OpenCL設(shè)備代碼翻譯成系統(tǒng)可以加載到AlteraFPGA中的硬件配置文件。

(2)

AOCL應(yīng)用程序(AOCLUtility)中包含了一組用來完成高級任務(wù)的命令。

(3)主機(jī)runtime提供了OpenCL主機(jī)平臺API及runtimeAPI所需的靜態(tài)鏈接庫(Lib)和動態(tài)鏈接庫(DLL)，可用于OpenCL主機(jī)應(yīng)用程序。

2)驅(qū)動程序、AOCL專用庫及文件

在Windows及Linux計(jì)算機(jī)上，AOCL軟件安裝了AOCL到ALTERAOCLSDKROOT環(huán)境變量中所設(shè)定的目錄。AOCL13.1版本所包含的內(nèi)容如表9.1所示。

3．AOCLFPGA程序設(shè)計(jì)流程

AOCL使用OpenCL應(yīng)用程序編程FPGA通過兩步完成。首先AOC編譯OpenCL內(nèi)核，然后主機(jī)上的C編譯器編譯用戶主機(jī)應(yīng)用程序并連接OpenCL內(nèi)核。圖9.1所示為AOCLFPGA程序設(shè)計(jì)流程。

圖9.1AOCLFPGA程序設(shè)計(jì)流程

AOC編譯內(nèi)核文件并產(chǎn)生以下文件及目錄：

(1)

Altera離線編譯器目標(biāo)文件(.aoco)，其中包含在runtime中必需的內(nèi)核及配置信息。

(2)

Altera離線編譯器可執(zhí)行文件(.aocx)，即硬件配置文件。

(3)

<內(nèi)核文件名>文件夾或子目錄，其中包含創(chuàng)建.aocx文件所必需的數(shù)據(jù)。

4．AOC內(nèi)核編譯流程

1)簡單內(nèi)核的一步編譯(One-StepCompilation)流程

默認(rèn)情況下，AOC編譯OpenCL內(nèi)核并創(chuàng)建硬件配置文件采用此單步流程方式，如圖9.2所示。當(dāng)OpenCL應(yīng)用程序需要最小優(yōu)化時可以選擇該編譯流程。在cmd命令行輸入命令：

aoc<內(nèi)核文件名>.cl

即可產(chǎn)生硬件配置文件。在編譯過程中，AOC產(chǎn)生?.aoco和?.aocx文件。需要注意的是，創(chuàng)建?.aocx文件的過程需要幾個小時才能完成。

圖9.2AOC一步編譯流程

2)復(fù)雜內(nèi)核的兩步編譯(Two-StepCompilation)流程

如果想通過優(yōu)化來改善OpenCL應(yīng)用程序的性能，用戶可以選擇兩步編譯(Two-StepCompilation)流程。圖9.3所示為兩步編譯流程圖。

圖9.3AOC兩步編譯流程

5．OpenCL標(biāo)準(zhǔn)介紹

OpenCL應(yīng)用程序分為兩個部分：一個是主機(jī)端應(yīng)用程序，另一個是OpenCL內(nèi)核程序。OpenCL主機(jī)端應(yīng)用程序(主程序)是純軟件例程，以標(biāo)準(zhǔn)C/C++編寫，可以運(yùn)行在任何類型的微處理器上。例如，這類處理器可以是FPGA中的嵌入式軟核處理器、硬核ARM處理器或者外置的x86處理器等。圖9.4所示為OpenCL應(yīng)用程序的兩個部分。

圖9.4OpenCL應(yīng)用程序

在主程序例程執(zhí)行期間的某一時間點(diǎn)，某一功能有可能需要很大的計(jì)算量，這時就受益于并行器件的高度并行加速功能，例如CPU、GPU、FPGA等器件。要加速的功能即稱為OpenCL內(nèi)核。采用標(biāo)準(zhǔn)C編寫這些內(nèi)核，但是采用結(jié)構(gòu)對其進(jìn)行注釋，以設(shè)定并行處理操作和存儲器等級。圖9.5中的例子對兩個數(shù)組a和b進(jìn)行矢量加法，將結(jié)果寫回輸出數(shù)組應(yīng)答中。矢量的每一元素都采用了并行線程，當(dāng)采用像FPGA這類具有大量精細(xì)粒度并行單元的器件進(jìn)行加速時，能夠很快計(jì)算出結(jié)果。主程序使用標(biāo)準(zhǔn)OpenCL應(yīng)用程序接口(API)，支持將數(shù)據(jù)傳送至FPGA，調(diào)用FPGA內(nèi)核，傳回得到的數(shù)據(jù)。

圖9.5在FPGA上實(shí)現(xiàn)的OpenCL應(yīng)用程序

與CPU和GPU不同，其并行線程可以在不同的內(nèi)核中執(zhí)行，而FPGA能夠提供不同的策略?？梢园褍?nèi)核功能傳送到專用深度流水線硬件電路中，它使用了流水線并行處理的概念，在本質(zhì)上就是多線程的。這些流水線的每一條都可以復(fù)制多次，與一條流水線相比，可以提供更強(qiáng)的并行處理功能。如圖9.5所示，可以通過級聯(lián)功能單元實(shí)現(xiàn)矢量加法內(nèi)核，在OpenCL描述中實(shí)現(xiàn)每一操作，進(jìn)行復(fù)制以滿足實(shí)際應(yīng)用的吞吐量和延時要求。雖然所顯示的只是一個簡單表征，但每個功能單元都可以是深度流水線，以保證最終電路的工作頻率足夠高。

此外，編譯器可以建立電路來管理與外部系統(tǒng)的通信。在這個例子中，DDRx控制器和PHY連接至內(nèi)核，使其能夠高效訪問片外陣列。類似地，PCIExpress(PCIe)IP自動例化，連接至內(nèi)核，這樣x86主機(jī)能夠通過OpenCLAPI與FPGA加速器進(jìn)行通信。有關(guān)OpenCL標(biāo)準(zhǔn)的詳細(xì)介紹，請讀者參考Khronos集團(tuán)網(wǎng)站/opencl/。

使用OpenCL描述來開發(fā)FPGA設(shè)計(jì)，與基于HDL設(shè)計(jì)的傳統(tǒng)方法相比，具有很多優(yōu)勢，如圖9.6所示。開發(fā)可編程器件上OpenCL應(yīng)用軟件的流程一般包括算法構(gòu)思，在C等高級語言中對算法編程，使用自動編譯器來建立指令流。

圖9.6FPGA上實(shí)現(xiàn)OpenCL應(yīng)用程序的軟件思想

與傳統(tǒng)基于FPGA的設(shè)計(jì)方法相比，設(shè)計(jì)人員的主要工作是對硬件按照每個周期進(jìn)行描述，用于實(shí)現(xiàn)其算法。傳統(tǒng)流程涉及建立數(shù)據(jù)通路，如圖9.7所示，通過狀態(tài)機(jī)來控制這些數(shù)據(jù)通路，使用系統(tǒng)級工具(例如SOPCBuilder、PlatformStudio)連接至底層IP內(nèi)核。由于必須要滿足外部接口帶來的約束，因此，需要處理時序收斂問題。OpenCL編譯器的目的是幫助設(shè)計(jì)人員自動完成所有步驟，使他們能夠集中精力定義算法，而不是重點(diǎn)關(guān)注乏味的硬件設(shè)計(jì)。以這種方式進(jìn)行設(shè)計(jì)，設(shè)計(jì)人員很容易移植到新FPGA，性能更好，功能更強(qiáng)，這是因?yàn)镺penCL編譯器將相同的高級描述轉(zhuǎn)換為流水線，從而發(fā)揮了FPGA新器件的優(yōu)勢。

圖9.7傳統(tǒng)FPGA上實(shí)現(xiàn)算法設(shè)計(jì)方法

利用FPGA上的OpenCL標(biāo)準(zhǔn)，與目前的硬件體系結(jié)構(gòu)(CPU、GPU等)相比，能夠大幅度提高算法設(shè)計(jì)的性能，同時降低系統(tǒng)功耗。此外，與使用Verilog或者VHDL等底層硬件描述語言(HDL)的傳統(tǒng)FPGA開發(fā)算法設(shè)計(jì)的方法相比，使用OpenCL標(biāo)準(zhǔn)、基于FPGA的混合系統(tǒng)(CPU+FPGA)具有明顯的產(chǎn)品及時面市優(yōu)勢。

9.2構(gòu)建OpenCL環(huán)境

1．OpenCL系統(tǒng)要求

(1)

Microsoft64-bitWindows7專業(yè)版或者更高。

(2)對于Windows操作系統(tǒng)，要安裝微軟公司的VisualStudio2010或者2012專業(yè)版(推薦)?；蛘撸?/p>

(1)

RedHatEnterprise64-bitLinux(RHEL)5或者6。

(2)對于Linux操作系統(tǒng)，安裝操作系統(tǒng)過程中要把C編譯器包括GCC勾選上。

2．安裝Altera的軟件和搭建OpenCL環(huán)境(以Windows為例，Linux方法類似)

(1)安裝Quartus

Ⅱ13.1。

(2)安裝AlteraOpenCL13.1。

安裝好以上兩個軟件后，需要設(shè)置Windows系統(tǒng)的環(huán)境變量(這里是基于默認(rèn)的安裝路徑，讀者需要根據(jù)自己的軟件安裝目錄進(jìn)行設(shè)置)。

在桌面計(jì)算機(jī)圖標(biāo)上點(diǎn)擊鼠標(biāo)右鍵，在右鍵菜單中選擇屬性，如圖9.8所示?；蛘咴赪indows操作系統(tǒng)中選擇開始→控制面板→系統(tǒng)，在彈出的控制面板系統(tǒng)界面中，點(diǎn)擊高級系統(tǒng)設(shè)置，彈出系統(tǒng)屬性對話框，如圖9.8所示。在系統(tǒng)屬性對話框中點(diǎn)擊環(huán)境變量按鈕，則彈出如圖9.9所示的環(huán)境變量設(shè)置對話框，點(diǎn)擊系統(tǒng)變量下方的新建按鈕，在彈出的新建系統(tǒng)變量對話框中，按照表9.2所示分別建立三個系統(tǒng)變量，并根據(jù)實(shí)際安裝目錄設(shè)置相應(yīng)的變量值。

圖9.8系統(tǒng)屬性中的環(huán)境變量設(shè)置圖9.9環(huán)境變量設(shè)置對話框

注意：PATH環(huán)境變量在系統(tǒng)變量中可能已經(jīng)存在，在設(shè)置其變量值的時候，需要將表9.2中PATH后的變量值添加到原PATH變量值后面，用分號“；”隔開，如：

C:\Windows\System32;C:\Windows\System;C:\Windows;C:\altera\13.1\hld\windows64\bin;

然后在Windows操作系統(tǒng)的命令行(用cmd命令啟動)里面運(yùn)行whereaoc命令，測試一下軟件是否安裝正確以及環(huán)境變量是否設(shè)置正確，如果正確，則在cmd窗口顯示結(jié)果如圖9.10所示，如果不正確，則根據(jù)提示修改錯誤重新測試。

圖9.10環(huán)境變量測試

9.3基于OpenCL的實(shí)例編譯測試

1．準(zhǔn)備工作

從臺灣友晶科技網(wǎng)站上下載DE5-Net開發(fā)板的全套軟件安裝包(136MB)，下載網(wǎng)站地址為/downloads/cd-rom/de5-net/DE5NET_openCL_BSP.zip。把里面的terasic文件夾解壓縮到<Quartus

Ⅱ安裝目錄>\hld\board文件夾中。設(shè)置DE5-Net開發(fā)板的環(huán)境變量名和變量值分別為AOCL_BOARD_PACKAGE_ROOT和C:\altera\13.1\hld\board\terasic\de5net，如圖9.11所示。

圖9.11設(shè)置DE5-Net開發(fā)板環(huán)境變量

然后在Windows的cmd命令行中輸入命令：

aoclinstall

來安裝DE5-Net開發(fā)板驅(qū)動。輸入命令后如圖9.12所示，在彈出如圖9.13所示的Windows安全提示對話框時，點(diǎn)擊“始終安裝此驅(qū)動程序軟件”繼續(xù)安裝。安裝結(jié)束后根據(jù)cmd命令行提示按任意鍵返回cmd命令窗口。

圖9.12輸入aoclintall命令后安裝開發(fā)板驅(qū)動圖9.13Windows安全提示信息上

上述操作完成后，關(guān)閉計(jì)算機(jī)，安裝和連接開發(fā)板硬件后，重新開機(jī)，在Windows的cmd命令行里面運(yùn)行aoc--list-boards命令。如果硬件安裝連接成功，則會顯示開發(fā)板名字de5net_a7；如果開發(fā)板不存在，則顯示nonefound。

2．測試開發(fā)板

在cmd命令行中運(yùn)行cdC:\altera\13.1\hld\board\terasic\

tests\blank命令，進(jìn)入該子目錄后，在cmd中運(yùn)行aoclprogramblank.aocx命令，如果DE5-Net開發(fā)板已經(jīng)安裝連接好并上電，則?.aocx里面的?.sof文件會通過PCI-E接口下載，并且會返回成功的信息，如果開發(fā)板不存在或者沒有安裝連接好，則會自動解壓出reprogram_temp.sof，用戶可以通過USB下載電纜去下載。

1)編譯和測試OpenCL工程(需要開發(fā)板)

(1)編譯OpenCL工程，創(chuàng)建OpenCL內(nèi)核FPGA硬件配置文件。在Windows的cmd命令行中輸入命令：

cdC:\altera\13.1\hld\board\terasic\tests\boardtest

進(jìn)入OpenCL工程文件夾，然后在cmd命令行中輸入命令：

aocboardtest.cl--sw-dimm-partition

開始編譯工程。編譯時間大約為幾個小時，最終產(chǎn)生的boardtest.aocx文件里面包含了?.sof文件，可以用來給開發(fā)板編程。

aoc命令主要完成以下任務(wù)：

①從OpenCL源碼產(chǎn)生Quartus

Ⅱ設(shè)計(jì)工程文件。

②檢查初始化語法錯誤。

③完成基本的優(yōu)化。

④在<OpenCL內(nèi)核文件>目錄或子目錄中創(chuàng)建必要的中間文件。

⑤創(chuàng)建Altera離線編譯器目標(biāo)文件(AlteraOfflineCompilerObjectfile，擴(kuò)展名為?.aoco)。

⑥創(chuàng)建?.aocx硬件配置文件。

根據(jù)OpenCL內(nèi)核的復(fù)雜性不同，創(chuàng)建?.aocx文件可能需要花費(fèi)幾個小時的時間。

(2)測試OpenCL工程(通過開發(fā)板)。在cmd命令行里面輸入命令：

cdC:\altera\13.1\hld\board\terasic\tests\boardtest

進(jìn)入OpenCL工程文件夾，然后輸入命令：

aoclprogramboardtest.aocx

如果開發(fā)板已經(jīng)安裝連接好，則?.aocx里面的?.sof文件會通過PCI-E接口下載，并且會返回成功的信息；如果開發(fā)板不存在或者沒有安裝連接好，則會自動解壓縮出reprogram_temp.sof，用戶可以通過USB下載電纜去下載。

2)編譯和測試OpenCL工程(不需要開發(fā)板)

下面完全脫離真實(shí)的開發(fā)板來運(yùn)行<QuartusII安裝目錄>\hld\board\c5soc中的OpenCL工程。

(1)設(shè)置“虛擬”板的環(huán)境變量(替換上面設(shè)置的環(huán)境變量)。新的環(huán)境變量名和變量值為

AOCL_BOARD_PACKAGE_ROOT

和 C:\altera\13.1\hld\board\c5soc

設(shè)置結(jié)果如圖9.14所示。

圖9.14“虛擬”板的環(huán)境變量設(shè)置

(2)編譯OpenCL工程，創(chuàng)建OpenCL內(nèi)核FPGA硬件配置文件。在/support/examples/opencl/opencl.html網(wǎng)站下載Hello_world實(shí)例的Windowspackage(zip)文件，下載的文件名為exm_opencl_hello_world_windows64.zip，如圖9.15所示。

圖9.15下載相關(guān)文件網(wǎng)站

將下載的exm_opencl_hello_world_windows64.zip文件解壓后，將hello_world\device目錄中的hello_world.cl文件復(fù)制到<Quartus?Ⅱ安裝目錄>\hld\board文件夾下，如圖9.16所示。

圖9.16board文件夾包含內(nèi)容

(3)脫離實(shí)際開發(fā)板的OpenCL工程實(shí)例演示。按照上面的方法，在

.cn/support/examples/opencl/opencl.html網(wǎng)站下載另外三個OpenCL工程實(shí)例，如圖9.15所示，分別是VectorAddition(exm_opencl_vector_add_windows64.zip)、MatrixMultiplication(exm_opencl_matrix_mult_windows64.zip)和FFT(1D)(exm_opencl_fft1d_windows64.zip)。

分別解壓縮3個zip實(shí)例工程到<Quartus?Ⅱ安裝目錄>\hld\board\(也可以是其他目錄)，然后分別在cmd命令行里面輸入以下命令：

①編譯VectorAddition實(shí)例工程：

cd<Quartus?Ⅱ安裝目錄>\hld\board\vector_add\device

aoc-vvectorAdd.cl

②編譯MatrixMultiplication實(shí)例工程：

cd<Quartus?Ⅱ安裝目錄>\hld\board\matrix_mult\device

aoc-vmatrix_mult.cl

③編譯FFT(1D)實(shí)例工程：

cd<Quartus

Ⅱ安裝目錄>\hld\board\fft1d\device

aoc-vfft1d.cl

這三個OpenCL實(shí)例之間沒有任何聯(lián)系，可以單獨(dú)運(yùn)行，如果讀者的PC內(nèi)存足夠大，也可以一起運(yùn)行。

在產(chǎn)生的不同Quartus

Ⅱ工程中，可以分別找到matrix_mult.v、vectorAdd.v和fft1d.v這些轉(zhuǎn)換出的源碼。需特別注意的是，這些最終的源碼是acl_kernel_interface接口格式，這種接口比較簡單，和FIFO差不多，只不過多了幾個啟動結(jié)束控制線，如start、valid等。

3．編譯Host程序

在計(jì)算機(jī)上啟動微軟的V