數(shù)字邏輯第2章

第２章邏輯門電路2.1脈沖信2.2半導(dǎo)體二極管邏輯門電路2.3

TTL門電路2.4

MOS門電路2.5常用集成門電路芯片及應(yīng)用2.6

TTL電路與CMOS電路的接口問題2.7與非門邏輯功能測(cè)試與仿真實(shí)驗(yàn)與實(shí)訓(xùn)本章小結(jié)習(xí)題2.1脈沖信號(hào)

2.1.1數(shù)字信號(hào)與模擬信號(hào)

模擬信號(hào)是指用連續(xù)變化的物理量表示的信息，其信號(hào)的幅度、頻率或相位隨時(shí)間作連續(xù)變化，如目前廣播的聲音信號(hào)或圖像信號(hào)等。當(dāng)模擬信號(hào)采用連續(xù)變化的電磁波來表示時(shí)，電磁波本身既是信號(hào)載體，同時(shí)又作為傳輸介質(zhì)；而當(dāng)模擬信號(hào)采用連續(xù)變化的信號(hào)電壓來表示時(shí)，它一般通過傳統(tǒng)的模擬信號(hào)傳輸線路(例如電話網(wǎng)、有線電視網(wǎng))來傳輸。數(shù)字信號(hào)是一種離散的、脈沖有無的組合形式，是負(fù)載數(shù)字信息的信號(hào)。電報(bào)信號(hào)就屬于數(shù)字信號(hào)?，F(xiàn)在最常見的數(shù)字信號(hào)是幅度取值只有兩種(用0和1代表)的波形，稱為“二進(jìn)制信號(hào)”。“數(shù)字通信”是指用數(shù)字信號(hào)作為載體來傳輸信息，或者用數(shù)字信號(hào)對(duì)載波進(jìn)行數(shù)字調(diào)制后再傳輸?shù)耐ㄐ欧绞健ＤM信號(hào)一般通過PCM(PulseCodeModulation)脈碼調(diào)制方法量化為數(shù)字信號(hào)，即讓模擬信號(hào)的不同幅度分別對(duì)應(yīng)不同的二進(jìn)制值，例如采用8位編碼可將模擬信號(hào)量化為28=256個(gè)量級(jí)，實(shí)用中常采取24位或30位編碼。數(shù)字信號(hào)一般通過對(duì)載波進(jìn)行移相(PhaseShift)的方法轉(zhuǎn)換為模擬信號(hào)。計(jì)算機(jī)、計(jì)算機(jī)局域網(wǎng)與城域網(wǎng)中均使用二進(jìn)制數(shù)字信號(hào)，目前在計(jì)算機(jī)廣域網(wǎng)中實(shí)際傳送的則既有二進(jìn)制數(shù)字信號(hào)，也有由數(shù)字信號(hào)轉(zhuǎn)換而得的模擬信號(hào)。2.1.2脈沖信號(hào)

脈沖信號(hào)，即瞬間突然變化，作用時(shí)間極短的電壓或電流信號(hào)。它可以是周期性重復(fù)的，也可以是非周期性的或單次的。

脈沖信號(hào)是一種躍變信號(hào)，其持續(xù)時(shí)間短暫，可以只有幾個(gè)微秒甚至幾個(gè)納秒。常見的脈沖信號(hào)波形如圖2.1.1所示。圖2.1.1常見的脈沖信號(hào)波形（a）矩形脈沖;（b）尖脈沖脈沖波形是各種各樣的，所以用以描述各種不同脈沖波形特征的參數(shù)也是不一樣的。下面僅以圖2.1.2所示的矩形脈沖為例，介紹脈沖波形的參數(shù)。

（1）脈沖幅度Um：脈沖電壓的最大變化幅值。

（2）脈沖寬度tw：從上升沿的脈沖幅度的50%到下降沿的脈沖幅度的50%所需的時(shí)間。（3）上升時(shí)間tr：從脈沖幅度的10%上升到90%所需的時(shí)間。

（4）下降時(shí)間tf：從脈沖幅度的90%下降到10%所需的時(shí)間。

（5）脈沖周期T：周期性脈沖信號(hào)相鄰兩個(gè)脈沖間的時(shí)間間隔。

（6）脈沖頻率f：?jiǎn)挝粫r(shí)間的脈沖數(shù)，f=1/T。

（7）占空比q：脈沖寬度tw占整個(gè)周期T的百分?jǐn)?shù)，q(%)=tw/T×100%。圖2.1.2實(shí)際的矩形脈沖課堂活動(dòng)

一、課堂提問和討論

1.什么是數(shù)字信號(hào)？什么是模擬信號(hào)？在我們所學(xué)過的各種信號(hào)中哪些是數(shù)字信號(hào)，哪些是模擬信號(hào)？

2.脈沖信號(hào)除了有矩形脈沖和尖脈沖外，還有哪些

種類？

3.脈沖信號(hào)的占空比是否都是1∶2的，有沒有其他比例的脈沖信號(hào)？二、學(xué)生演講和演板

某矩形脈沖信號(hào)的頻率是200Hz，脈沖幅度為5V，脈沖寬度為3ms，問該脈沖信號(hào)的占空比為多少？2.2半導(dǎo)體二極管邏輯門電路

2.2.1二極管開關(guān)特性

1.二極管靜態(tài)開關(guān)特性

1）二極管正向?qū)〞r(shí)的特點(diǎn)及導(dǎo)通條件

二極管的主要特點(diǎn)是具有單向?qū)щ娦?。由圖2.2.1(b)所示的伏安特性可知，當(dāng)外加電壓UI大于死區(qū)電壓時(shí)，二極管開始導(dǎo)通，正向電流迅速增加。當(dāng)外加電壓大于0.7V時(shí)（硅管為0.7V左右），電流曲線變得十分陡峭。即i在一定范圍內(nèi)變化，VD基本上保持0.7V左右。圖2.2.1二極管基本電路圖和伏安特性曲線(a)電路圖；(b)伏安特性曲線二極管導(dǎo)通時(shí)的電阻叫正向電阻，其值很小，一般在幾歐至幾百歐之間。因此，二極管導(dǎo)通時(shí)，如同一個(gè)具有0.7V壓降而電阻很小的閉合開關(guān)，如圖2.2.2為二極管正向?qū)〞r(shí)的等效電路。在數(shù)字電路分析中經(jīng)常采用簡(jiǎn)化分析的方法，往往忽略0.7V壓降和正向電阻。圖2.2.2二極管正向?qū)〞r(shí)的等效電路

2）二極管截止時(shí)的特點(diǎn)及截止條件

當(dāng)外加電壓小于死區(qū)電壓或反向時(shí)，i值很小，二極管呈現(xiàn)很高的反向電阻。因此，二極管一旦截止后，就近似地認(rèn)為i等于0，二極管如同一個(gè)斷開的開關(guān)，如圖2.2.3為二極管截止時(shí)的等效電路。

由此可見，二極管在數(shù)字電路中具有開關(guān)的作用。圖2.2.3二極管截止時(shí)的等效電路

2.二極管動(dòng)態(tài)開關(guān)特性

工作在開關(guān)狀態(tài)的二極管除了有導(dǎo)通和截止兩種穩(wěn)定狀態(tài)外，還要在導(dǎo)通和截止之間轉(zhuǎn)換，這個(gè)轉(zhuǎn)換的過程稱為二極管動(dòng)態(tài)過程（或過渡過程）。當(dāng)輸入電壓波形如圖2.2.4（a）時(shí)，理想開關(guān)的輸出電流波形如圖2.2.4（b）所示，實(shí)際的輸出波形如圖2.2.4（c）所示。圖2.2.4二極管開關(guān)的過渡過程（a）輸入電壓波形；（b）理想開關(guān)的輸出電流波形；（c）實(shí)際輸出波形由圖2.2.4可見，在t1時(shí)刻，二極管從正向偏置突變?yōu)榉聪蚱?，由于二極管存在結(jié)電容且在導(dǎo)通后充電，因此二極管在由導(dǎo)通轉(zhuǎn)變到截止的過程中，在二極管內(nèi)產(chǎn)生了很大的反向電流IS，二極管才進(jìn)入截止?fàn)顟B(tài)。tre是二極管從導(dǎo)通到截止所需的時(shí)間，稱為反向恢復(fù)時(shí)間。小功率開關(guān)管的tre一般為納秒數(shù)量級(jí)。反向恢復(fù)時(shí)間tre對(duì)二極管開關(guān)動(dòng)態(tài)特性有很大影響。若二極管兩端輸入電壓的頻率過高，以至輸入負(fù)電壓的持續(xù)時(shí)間小于它的反向恢復(fù)時(shí)間時(shí)，二極管將失去其單向?qū)щ娦?。?dāng)然，二極管從截止到導(dǎo)通也是需要時(shí)間的，這段時(shí)間稱為開通時(shí)間ton，這段時(shí)間較短，一般可以忽略不計(jì)。所以二極管作為開關(guān)使用時(shí)與理想開關(guān)在靜特性和動(dòng)特性方面都是有一定差別的，但一般可以近似將其視為理想開關(guān)。2.2.2二極管基本門電路

1.與門

在二值數(shù)字邏輯電路中用0和1代表兩種對(duì)立的狀態(tài)，例如，開關(guān)的通與斷；電燈的亮與滅；電平的高與低等等。

二極管與門電路如圖2.2.5所示，A、B是它的兩個(gè)輸入變量，Y是它的輸出變量。

當(dāng)UA=UB=0時(shí)，二極管VD1、VD2均處于正偏而導(dǎo)通，由于二極管的鉗位作用，輸出端電壓為0.7V，為低電平。圖2.2.5二極管與門電路當(dāng)UA=3V、UB=0時(shí)，初看起來似乎兩個(gè)二極管均應(yīng)導(dǎo)通，然而由于VD2兩端電位差大，故比VD1優(yōu)先導(dǎo)通。VD2導(dǎo)通后，二極管VD1因反偏而截止，輸出電壓被鉗位在

0.7V，為低電平。

當(dāng)UA=0、UB=3V時(shí)，同理，VD1導(dǎo)通、VD2截止，輸出為低電平0.7V。

當(dāng)UA=UB=3V時(shí)，VD1、VD2均導(dǎo)通，由于二極管的鉗位作用，輸出電壓被鉗在高電平3.7V。若將上述輸入、輸出電壓關(guān)系列成表格，如表2.2.1所示。若將表中高電平用邏輯1表示，低電平用邏輯0表示，則可將表2.2.1改寫為表2.2.2的真值表，表2.2.2即為圖2.2.5與門電路的真值表。表2.2.2說明只有A與B都為1時(shí)，輸出Y才是1，只要A、B中有一個(gè)是0，輸出Y就是0。因此，該電路中輸出變量Y與輸入變量A、B之間是與邏輯關(guān)系，可表示為Y=AB。

與門的邏輯符號(hào)如圖2.2.6所示。其他各種門電路的邏輯符號(hào)同樣分（a）、（b）、（c）三種，以后將不再一一說明。圖2.2.6與門邏輯符號(hào)(a)新國(guó)家標(biāo)準(zhǔn)（GB312.12）符號(hào)；(b)前國(guó)內(nèi)常用符號(hào)(SJ1223-77標(biāo)準(zhǔn))；(c)國(guó)外常用符號(hào)(MIL-STD-806標(biāo)準(zhǔn))

2.或邏輯及或門

圖2.2.7所示的是二極管或門電路。A、B是兩個(gè)輸入變量，Y是輸出變量。

當(dāng)UA=UB=0V時(shí)，VD1、VD2均導(dǎo)通，輸出電壓為低電平－0.7V。

當(dāng)UA=0V、UB=3V時(shí)，VD2導(dǎo)通，VD1截止，輸出電壓為高電平2.3V。

當(dāng)UA=3V、UB=0V時(shí)，VD1導(dǎo)通，VD2截止，輸出電壓為高電平2.3V。

當(dāng)UA=UB=3V時(shí)，VD1、VD2均導(dǎo)通，輸出電壓為高電平2.3V。

根據(jù)以上關(guān)系，可列出或門電路的電平關(guān)系表和對(duì)應(yīng)的真值表分別如表2.2.3和表2.2.4所示。圖2.2.7二極管或門電路由表2.2.4可以看出，輸入變量A、B和輸出變量Y之間是或邏輯關(guān)系，可表示為Y=A+B?；蜷T邏輯符號(hào)如圖2.2.8所示。圖2.2.8或門邏輯符號(hào)(a)新國(guó)家標(biāo)準(zhǔn)(GB312.12)符號(hào)；(b)前國(guó)內(nèi)常用符號(hào)(SJ1223-77標(biāo)準(zhǔn))；(c)國(guó)外常用符號(hào)(MIL-STD-806標(biāo)準(zhǔn))課堂活動(dòng)

一、課堂提問和討論

1.半導(dǎo)體二極管的開關(guān)條件是什么？導(dǎo)通和截止時(shí)各有什么特點(diǎn)？

2.二極管的瞬態(tài)開關(guān)特性各用哪些參數(shù)描述？

3.為什么不宜將多個(gè)二極管門電路串聯(lián)起來使用？

二、學(xué)生演講和演板

1.二極管與門電路與或門電路各有什么特點(diǎn)和區(qū)別

2.在什么情況下，二極管可以被視為理想開關(guān)，為

什么？三、課堂練習(xí)

二極管門電路如題圖2.2.9所示。已知二極管VD1、VD2導(dǎo)通壓降為0.7V，試回答下列問題：

（1）A接10V，B接0.3V，測(cè)輸出電壓UO？

（2）A、B都接10V，測(cè)輸出電壓UO？

（3）A接3V，B懸空，用萬(wàn)用表測(cè)輸出電壓UO。

（4）A接0.3V，B懸空，測(cè)輸出電壓UO。

（5）A接5kΩ電阻再接地，B端懸空，測(cè)輸出電壓UO。圖2.2.92.3TTL門電路

2.3.1雙極型三極管的開關(guān)特性

一個(gè)獨(dú)立的雙極型三極管擁有三個(gè)電極：基極（Base）、集電極（Collector）和發(fā)射極（Emitter）。管芯由三層P型或N型半導(dǎo)體構(gòu)成，有NPN型和PNP型，工作時(shí)有電子和空穴兩種載流子參與導(dǎo)電過程，故稱為雙極型三極管（BipolarJunctionTransistor，BJT）。

1.三極管的開關(guān)作用和開關(guān)條件

三極管有放大、飽和、截止三種工作狀態(tài)。圖2.3.1所示為NPN型三極管電路和輸出特性曲線。圖2.3.1NPN型三極管電路和輸出特性曲線(a)電路；(b)輸出特性曲線

1）截止條件

當(dāng)uBE小于發(fā)射結(jié)死區(qū)電壓時(shí)，由三極管輸入特性可知，iB≈0，三極管截止。因此，硅三極管的截止條件為uBE＜0.5V。三極管截止時(shí)，有iB≈0，iC≈0,uCE≈UCC，C、E極之間近似開路，如同斷開的開關(guān)，其等效電路如圖2.3.2（a）所示。圖2.3.2三極管截止和飽和的等效電路(a)截止?fàn)顟B(tài)；(b)飽和狀態(tài)

2）飽和導(dǎo)通條件

三極管由放大剛剛進(jìn)入飽和時(shí)的狀態(tài)稱為臨界飽和狀態(tài)。三極管臨界飽和集電極電流為ICS=(UCC－UCES)/RC≈UCC/RC。而在臨界狀態(tài)下，集電極電流ICS仍可以由放大條件來決定，即ICS=β·IBS。所以IBS=ICS/β≈UCC/βRC。當(dāng)iB＞IBS時(shí)，三極管即進(jìn)入飽和工作狀態(tài)。IB/IBS越大，飽和程度越深。因此，三極管飽和導(dǎo)通的條件為iB≥UCC/βRC。

三極管飽和導(dǎo)通時(shí)，發(fā)射結(jié)和集電結(jié)都處于正向偏置，有uCE=UCES=0.3V（硅管為0.3V左右），由于UCES很小，C、E極之間近似于短路，相當(dāng)于閉合的開關(guān)，其等效電路如圖2.3.2（b）所示。

2.三極管的開關(guān)時(shí)間

三極管作為開關(guān)應(yīng)用，在飽和導(dǎo)通和截止?fàn)顟B(tài)之間進(jìn)行相互轉(zhuǎn)換時(shí)，由于PN結(jié)的電荷效應(yīng)，需要經(jīng)過一定的時(shí)間，如圖2.3.3所示。圖2.3.3三極管開關(guān)時(shí)間（a）輸出電壓波形；（b）輸出電流波形當(dāng)輸入電壓由－UB正跳變到+UB時(shí)，先經(jīng)過一段延遲時(shí)間td（從正跳變瞬間到集電極電流iC上升為0.1ICmax所需要的時(shí)間），再經(jīng)過一段上升時(shí)間tr(ic從0.1ICmax上升到0.9ICmax所需要的時(shí)間)，iC才接近最大值。三極管由截止變?yōu)轱柡蛯?dǎo)通所需要的時(shí)間稱為開啟時(shí)間，用ton表示，ton=td+tr。當(dāng)輸入電壓+UB下跳為－UB時(shí)，iC也不能立刻變?yōu)?，而是要先經(jīng)過一段存儲(chǔ)時(shí)間ts（從負(fù)跳變瞬間開始到iC下降到0.9ICmax所需要的時(shí)間），再經(jīng)過一段下降時(shí)間tf（iC從0.9ICmax下降到0.1ICmax所需要的時(shí)間），iC才降到0。三極管由飽和導(dǎo)通到截止所需要的時(shí)間稱為關(guān)斷時(shí)間，用toff表示，toff=ts+tf。由于內(nèi)部電荷的建立和消散的過程，使三極管需要一定的開啟時(shí)間和關(guān)斷時(shí)間，影響了三極管的開關(guān)速度。一般地說，關(guān)斷時(shí)間toff大于開啟時(shí)間ton，而toff中起主要作用的是存儲(chǔ)時(shí)間ts，所以縮短存儲(chǔ)時(shí)間ts對(duì)提高三極管開關(guān)速度是十分重要的。

3.BJT反相器（非門）

晶體管非門電路如圖2.3.4所示。晶體管非門電路不同于晶體管放大電路，它是工作在截止或者飽和的開關(guān)狀態(tài)。當(dāng)輸入端A為高電平時(shí)，晶體管飽和導(dǎo)通，輸出端Y為低電平；當(dāng)A為低電平時(shí)，晶體管截止，輸出端Y為高電平。其輸出與輸入之間的邏輯關(guān)系為Y=A。圖2.3.4晶體管非門電路非門電路也稱反相器。非門的邏輯符號(hào)如圖2.3.5所示，表示非運(yùn)算的小圓圈有標(biāo)示在輸入端和輸出端兩種

形式。圖2.3.5非門邏輯符號(hào)(a)新國(guó)家標(biāo)準(zhǔn)(GB312.12)符號(hào)；(b)新國(guó)內(nèi)常用符號(hào)(SJ1223-77標(biāo)準(zhǔn))；(c)國(guó)外常用符號(hào)(MIL-STD-806標(biāo)準(zhǔn))2.3.2TTL與非門電路結(jié)構(gòu)和工作原理

1.電路組成

典型TTL與非門電路如圖2.3.6所示。圖中V1是一個(gè)多發(fā)射極結(jié)構(gòu)的晶體管，它有一個(gè)基極、一個(gè)集電極和兩個(gè)發(fā)射極。這種晶體管稱為多發(fā)射極晶體管，在原理上相當(dāng)于基極、集電極分別連在一起的兩個(gè)晶體管。其等效電路如圖2.3.7所示。圖2.3.6典型TTL與非門圖2.3.7多發(fā)射極晶體管晶體管V1和電阻R1組成輸入級(jí)。輸入信號(hào)通過V1的發(fā)射極輸入，實(shí)現(xiàn)與的邏輯功能。

V2和R2、R3組成中間倒相級(jí)，在V2的集電極和發(fā)射極同時(shí)輸出兩個(gè)相位相反的信號(hào)，能同時(shí)控制輸出級(jí)的V3、V5的工作狀態(tài)。復(fù)合管V3、V4和V5組成了推拉式輸出級(jí)，以提高邏輯門的開關(guān)速度和帶負(fù)載的能力。當(dāng)V5飽和導(dǎo)通時(shí)，V4截止；當(dāng)V5截止時(shí)，V4飽和導(dǎo)通。

2.工作原理

1）輸入端有低電平的情況

當(dāng)輸入端中有任一個(gè)為低電平時(shí)，如UA=UIL=0.3V，B端接高電平或懸空，這時(shí)V1的基極與A發(fā)射極間處于正向偏置而導(dǎo)通，+5V電源通過R1為V1提供基極電流。V1的基極電位UB1約為1V，IB1=（UCC－UB1）/R1=（5－1）/3≈

1.3mA。V1集電極通過V2集電結(jié)、R2接至UCC。由于V2集電結(jié)反偏，IC1僅為很小的反向漏電流，IC1β1IB1，故V1處于深度飽和狀態(tài)，因此，UCES1≈0.1V。V1管集電極電位為UC1=UA+UCES1≈0.3+0.1=0.4V，故V2管截止，V5管也截止。由于V2管截止，UCC經(jīng)R2驅(qū)動(dòng)復(fù)合管V3、V4進(jìn)入導(dǎo)通狀態(tài)。因此，輸出端的電位

UY=UCC－IB3R2－UBE3－UBE4≈5－0－0.7－0.7=3.6V

即輸出高電平。若輸入端B接低電平或A、B全部接低電平，電路工作情況同上所述?？梢姡斎攵擞械碗娖綍r(shí)，輸出端即為高電平。

2）輸入端全為高電平的情況

當(dāng)A、B兩個(gè)輸入端均為高電平(約3.6V)時(shí)，這時(shí)若要使V1管發(fā)射結(jié)導(dǎo)通，V1管基極電位UB1將達(dá)到約4.3V，但由于V1基極到地之間有三個(gè)PN結(jié)，因此，UB1=UBC1+UBE2

+UBE5=2.1V，即UB1被鉗在2.1V，因此V1各發(fā)射結(jié)均反偏，V1處在倒置工作狀態(tài)，電源UCC經(jīng)R1向V1管提供基極電流IB1，經(jīng)集電結(jié)流入V2管基極，使V2管飽和導(dǎo)通。V2管向V5提供很大的基極電流，使V5深度飽和，輸出端電位UY=UCESS≈0.1V，輸出低電平?？梢姡斎攵巳拷痈唠娖交驊铱?，則輸出低電平。由以上分析可知：TTL與非門在輸入中有低電平時(shí)，輸出即為高電平；輸入全是高電平時(shí)，輸出才為低電平。即具有與非邏輯功能，Y=AB。與非門的邏輯符號(hào)如圖2.3.8所示。圖2.3.8與非門邏輯符號(hào)(a)新國(guó)家標(biāo)準(zhǔn)（GB312.12）符號(hào)；(b)前國(guó)內(nèi)常用符號(hào)(SJ1223-7標(biāo)準(zhǔn))；(c)國(guó)外常用符號(hào)(MIL-STD-866標(biāo)準(zhǔn))2.3.3TTL與非門電氣特性及主要參數(shù)

1.輸入/輸出電平

集成電路的輸入/輸出高低電平是允許在一定范圍內(nèi)變化的。其變化的范圍由參數(shù)UIH(min)、UIL（max）、UOH（min）、UOL（max）決定。UIH（min）是輸入高電平下限，UIL（max）是輸入低電平上限，UOH（min）是輸出高電平下限，UOL（max）是輸出低電平上限。

1）電壓傳輸特性

門電路輸出電壓uO隨輸入電壓uI變化的特性曲線稱為電壓傳輸特性。圖2.3.9所示為TTL與非門的電壓傳輸曲線。

輸入端有一端為低電平時(shí)，即０≤uI≤UIL（max），輸出為高電平UOH（min）≤uO≤５Ｖ。在曲線上為Ａ點(diǎn)左邊區(qū)域。

輸入全部為高電平時(shí)，UIH（min）≤uI≤５Ｖ，輸出低電平０≤uO≤UOL（max）。在曲線上為B點(diǎn)右邊區(qū)域。

輸入在高、低電平之間時(shí)，UIL（max）＜uI＜UIH（min），處于過渡區(qū)，輸入、輸出即非高電平，也非低電平。開門電平在保證輸出為標(biāo)準(zhǔn)低電平時(shí)，允許輸入高電平的最小值稱為開門電平，用UON表示。只有當(dāng)UI＞UON時(shí)，與非門才開通，輸出低電平。

關(guān)門電平在保證輸出為標(biāo)準(zhǔn)高電平時(shí)，允許輸入低電平的最大值稱為關(guān)門電平，用UOFF表示。顯然，只有

當(dāng)輸入U(xiǎn)I＜UOFF時(shí)，與非門才關(guān)閉，輸出高電平。UON和

UOFF是門電路的重要參數(shù)，手冊(cè)中規(guī)定UOFF≥0.8V，UON≤1.8V。圖2.3.9與非門電壓傳輸特性曲線

2）抗干擾能力

與非門導(dǎo)通時(shí)保證輸出低電平不高于低電平上限值時(shí)，在輸入高電平信號(hào)上所允許疊加的最大負(fù)向噪聲（干擾）電壓，稱高電平噪聲容限，用UNH表示。

UOHA、UOLA反映了集成電路前級(jí)輸出端的電平輸出，UIHB、UILB反映了集成電路本級(jí)輸入端的電平輸入。為了使A輸出的電平在B的輸入端得到反映，必須滿足：

UOHA≥UIHBUOLA≤UILB因此，高電平噪聲容限為

UNH=UOHA（min）－UIHB（min）

UNH越大，表示UOHA所允許疊加的負(fù)向干擾電壓越大，也就是抗干擾能力越強(qiáng)。

與非門截止時(shí)保證輸出高電平不低于高電平下限值時(shí)，在輸入低電平基礎(chǔ)上所允許疊加的正向最大噪聲（干擾）電壓，稱低電平噪聲容限，用UNL表示。

同理，低電平噪聲容限

UNL=UILB（max）－UOLA（max）［例2.3.1］已知74系列UIH（min）=2.0V，UIL（max）=0.8V，UOH（min）=2.4V，UOL（max）=0.4V。求74系列的噪聲容限。

［解］UNH＝UOH（min）－UIH（min）＝2.4－2.0＝0.4V

UNL=UIL（max）－UOL（max）＝0.8－0.4＝0.4V

由前面的分析可知，UNH反映了高電平變小的范圍，UNL反映了低電平變大的范圍。

2.輸入負(fù)載特性

輸入電壓uI隨輸入端對(duì)地外接電阻RI變化的曲線，稱為輸入負(fù)載特性曲線。如圖2.3.10所示。

由輸入負(fù)載特性可知，改變電阻RI，可改變門電路的輸出狀態(tài)。維持輸出高電平的RI最大值稱為關(guān)門電阻，用ROFF表示，其值約為700Ω。只要RI＜ROFF，與非門便處于關(guān)閉狀態(tài)。同樣，維持輸出低電平的RI的最小值稱為開門電阻，用RON表示，其值約為2.1kΩ。只要RI＞RON，與非門便處于開通狀態(tài)。圖2.3.10輸入負(fù)載特性曲線(a)輸入負(fù)載電路；(b)輸出曲線圖

3.輸出負(fù)載特性

與非門電路輸出端帶的負(fù)載通常為多個(gè)外接同類門電路。這類負(fù)載主要有兩種形式：一種是負(fù)載電流流入與非門的輸出端，這種負(fù)載稱為灌電流負(fù)載；另一類是負(fù)載電流從與非門的輸出端流向外負(fù)載的，這種負(fù)載稱為拉電流負(fù)載。當(dāng)輸入都為高電平時(shí)，輸出UO為低電平，外接負(fù)載的電流為低電平輸出電流IOL，它由負(fù)載流入集成電路的輸出端，也稱為灌電流。當(dāng)負(fù)載門的個(gè)數(shù)增加時(shí)，總的灌電流將增加，同時(shí)也將引起輸出電壓UOL的升高。當(dāng)輸出電壓UO＝UOL（max）時(shí)對(duì)應(yīng)的輸出電流為IOL（max）。在實(shí)際使用時(shí)，要對(duì)低電平輸出電流進(jìn)行控制，不能讓它過大，以防止輸出低電平高于允許范圍。當(dāng)輸入有低電平時(shí)，輸出UO為高電平UOH。外接負(fù)載電流為高電平輸出電流IOH，它從集成電路輸出端流向負(fù)載，稱為拉電流。當(dāng)負(fù)載門的個(gè)數(shù)增加時(shí)，輸出電流增加，將引起輸出電壓UOH的降低。實(shí)際使用時(shí)，要控制高電平輸出電流，不能讓輸出高電平低于輸出高電平的低限值UOH（min）。

4.驅(qū)動(dòng)能力

如圖2.3.11所示，集成電路A為集成電路B的驅(qū)動(dòng)部件，即B是A的負(fù)載。

當(dāng)A輸出高電平時(shí)，設(shè)A輸出高電平為UOHA，輸出電流為IOHA；B輸入高電平為UIHB，輸入電流為IIHB，即A向B提供拉電流。要使A驅(qū)動(dòng)B，必須滿足：

UOHA≥UIHB|IOHA|≥|IIHB|圖2.3.11驅(qū)動(dòng)能力（a）A輸出高電平；(b)A輸出低電平同理，當(dāng)A輸出低電平時(shí)，要使A驅(qū)動(dòng)B，必須滿足：UOLA≥UILB|IOLA|≥|IILB|

由上面的討論可知，輸出電流反映了集成電路某輸出端的電流驅(qū)動(dòng)能力，輸入電流反映了集成電路某輸入端的電流負(fù)載能力。IOH、IOL越大，驅(qū)動(dòng)能力（帶負(fù)載能力）越強(qiáng)；IIH、IIL越小，負(fù)載能力越強(qiáng)。

當(dāng)A驅(qū)動(dòng)n個(gè)B時(shí)，除電壓條件不變外，電流須滿足：|IOHA|≥n|IIHB||IOLA|≥n|IILB|我們通常用扇出系數(shù)來反映集成電路的驅(qū)動(dòng)能力。定義NOH=NOL為輸出低電平時(shí)的扇出系數(shù)，NOH為輸出高電平時(shí)的扇出系數(shù)。一般NOL和NOHL不相等，常取較小值作為門電路扇出系數(shù)，通常記為N0。例如，已知74LS系列IOL（max）=8mA，IIL（max）=

－0.4mA，所以74LS系列驅(qū)動(dòng)74LS系列的扇出系數(shù)是NOL==8/0.4=20如果A驅(qū)動(dòng)若干個(gè)不同類型的負(fù)載，則A驅(qū)動(dòng)這些負(fù)載的條件為

|IOHA|≥∑|IIHB||IOIA|≥∑|IILB|

5.傳輸延遲時(shí)間

傳輸延遲時(shí)間是反映門電路工作速度的參數(shù)。如圖2.3.12所示，門電路的輸入端加一脈沖波形，其幅度為

0～UCC，相應(yīng)的輸出波形延遲了一段時(shí)間。輸出電壓UO

的波形滯后于輸入電壓UI波形的時(shí)間稱為傳輸延遲時(shí)間。tPHL表示前沿延遲時(shí)間，tPLH表示后沿延遲時(shí)間。平均延遲時(shí)間tpd為tPLH和tPHL的平均值。圖2.3.12傳輸延遲時(shí)間

6.功耗

功耗是門電路重要參數(shù)之一，有靜態(tài)功耗和動(dòng)態(tài)功耗之分。所謂靜態(tài)功耗，是指電路沒有狀態(tài)轉(zhuǎn)換時(shí)的功耗，當(dāng)輸出為低電平時(shí)的功耗稱為空載導(dǎo)通功耗PON；當(dāng)輸出為高電平時(shí)的功耗稱為截止功耗POFF，PON總比POFF大。動(dòng)態(tài)功耗只發(fā)生在狀態(tài)轉(zhuǎn)換的瞬間，或者電路中有電容性負(fù)載時(shí)。對(duì)于TTL門電路來說，靜態(tài)功耗是主要的。2.3.4抗飽和TTL與非門

圖2.3.13所示電路引入了抗飽和的肖特基三極管，增加了有源泄放回路。

肖特基三極管的引入主要是為了提高電路的開關(guān)速度。肖特基三極管屬于一種抗飽和的三極管，是在普通三極管的基極和集電極之間并上一個(gè)肖特基二極管SBD，其結(jié)構(gòu)如圖2.3.14（a)所示。圖2.3.13抗飽和TTL與非門圖2.3.14肖特基三極管(a)肖特基三極管結(jié)構(gòu)圖；(b)肖特基三極管符號(hào)

SBD的特點(diǎn)有：開啟電壓低，約為0.3～0.4V；它幾乎沒有電荷存儲(chǔ)效應(yīng)，不會(huì)引起附加延遲時(shí)間，這是因?yàn)閷?dǎo)電的多子,即電子由N型半導(dǎo)體注入到金屬直接成為漂移電流后形成正向電流，因此沒有少子產(chǎn)生的存儲(chǔ)電荷；易于制造，制造工藝和TTL電路的常規(guī)工藝相容。將SBD接入普通三極管的基極和集電極之間，可有效地抑制三極管進(jìn)入深飽和狀態(tài)。由圖2.3.14(a)可知，隨基極偏置電流IB增加，V管將從放大狀態(tài)進(jìn)入飽和狀態(tài)，集電極電位UC隨IB上升而下降。當(dāng)三極管CE之間的電壓UCE降至0.3V時(shí)，UBC接近0.4V，SBD趨于導(dǎo)通，IB繼續(xù)增加的部分將被SBD旁路，三極管V的飽和深度不會(huì)再增加，確保三極管工作在淺飽和工作狀態(tài)。這樣當(dāng)三極管關(guān)斷時(shí)從飽和轉(zhuǎn)為截止的時(shí)間縮短了，從而使集成電路的開關(guān)速度得到提高。2.3.5其他類型的TTL集成門電路

１.集電極開路與非門（OC門）

集電極開路門電路簡(jiǎn)稱OC（OpenCollector）電路，其主要特點(diǎn)是輸出端可直接并連實(shí)現(xiàn)邏輯與的功能。

如圖2.3.15所示，將前圖2.3.6典型的TTL與非門中的V3、V4、R4、R5去掉，使輸出級(jí)V5管的集電極處在開路的狀態(tài)，就成為OC電路。OC與非門邏輯符號(hào)如圖2.3.16所示。圖2.3.15集電極開路與非門圖2.3.16OC與非門邏輯符號(hào)(a)新國(guó)家標(biāo)準(zhǔn)（GB312.12）符號(hào)；(b)前國(guó)內(nèi)常用符號(hào)(SJ1223-77標(biāo)準(zhǔn))由于輸出級(jí)處在開路狀態(tài)，故OC電路在實(shí)際使用時(shí)，需要在輸出端Y和電源UCC之間外接一個(gè)上拉電阻RP，如圖2.3.15所示。該OC門具有與非功能，即Y=AB。

OC門的主要應(yīng)用有實(shí)現(xiàn)線與和驅(qū)動(dòng)顯示器。

1）實(shí)現(xiàn)線與

圖2.3.17所示為由兩個(gè)OC門輸出端并聯(lián)后經(jīng)電阻RP接UCC的電路。由該圖可知，任一個(gè)OC門的所有輸入端都為高電平時(shí)，輸出為低電平；只有每個(gè)OC門的輸入端中有低電平時(shí)，輸出才是高電平，其邏輯表達(dá)式為Y=AB·CD。由上式可看出，兩個(gè)或多個(gè)OC門的輸出信號(hào)在輸出端直接相與的邏輯功能，稱為線與。非OC門不能進(jìn)行這種線與，否則可能損壞器件。圖2.3.17實(shí)現(xiàn)線與

2）驅(qū)動(dòng)顯示器

集電極開路門還可用于直接驅(qū)動(dòng)較大電流的負(fù)載。圖2.3.18所示為用OC門驅(qū)動(dòng)指示燈的電路，當(dāng)輸入為高電平時(shí)，輸出為低電平，此時(shí)燈亮，否則燈熄滅。該電路也可用于驅(qū)動(dòng)發(fā)光二極管。圖2.3.18OC門驅(qū)動(dòng)指示燈

2.三態(tài)與非門（TSL門）

1）三態(tài)門的工作原理

為了實(shí)現(xiàn)高速線與，人們又開發(fā)了一種三態(tài)與非門，它的輸出具有三種狀態(tài)，除了工作狀態(tài)時(shí)輸出電阻較小的高、低電平狀態(tài)外，還具有高輸出電阻的第三狀態(tài)，稱為高阻態(tài)，也稱禁止態(tài)。

一個(gè)簡(jiǎn)單的TSL門的電路如圖2.3.19所示，圖2.3.20是它的邏輯符號(hào)。其中CS為片選信號(hào)輸入端，A、B為數(shù)據(jù)輸入端。圖2.3.19三態(tài)與非門圖2.3.20三態(tài)與非門邏輯符號(hào)(a)新國(guó)家標(biāo)準(zhǔn)（GB312.12）符號(hào)；(b)前國(guó)內(nèi)常用符號(hào)(SJ1223-77標(biāo)準(zhǔn))；(c)國(guó)外常用符號(hào)(MIL-STD-806標(biāo)準(zhǔn))當(dāng)CS=1時(shí)，TSL門電路中的V5處于倒置放大狀態(tài)，V6飽和，V7截止，即其集電極相當(dāng)于開路。此時(shí)輸出狀態(tài)將完全取決于數(shù)據(jù)輸入端A、B的狀態(tài)，電路輸出與輸入的邏輯關(guān)系與一般與非門相同。這種狀態(tài)稱為TSL的工作狀態(tài)。但當(dāng)CS=0時(shí)，V7導(dǎo)通，使V4的基極鉗制于低電平。同時(shí)由于低電平的信號(hào)送到V1的輸入端，迫使V2和V3截止。這樣V3和V4均截止，門的輸出端Y出現(xiàn)開路，既不是低電平，又不是高電平，這就是第三工作狀態(tài)。

2）三態(tài)門的應(yīng)用

(1)用三態(tài)門構(gòu)成單向總線。

圖2.3.21所示為由三態(tài)門構(gòu)成的單向總線。當(dāng)CS1、CS2、CS3輪流為高電平1，且任何時(shí)候只能有一個(gè)三態(tài)門工作時(shí)，則輸入信號(hào)A1B1、A2B2、A3B3輪流以與非關(guān)

系將信號(hào)送到總線上，而其他三態(tài)門由于CS=0而處于高阻狀態(tài)。（2）用三態(tài)門構(gòu)成雙向總線。

圖2.3.22所示為由三態(tài)門構(gòu)成的雙向總線。當(dāng)CS=1時(shí)，G2輸出高阻，G1工作，輸入數(shù)據(jù)D0經(jīng)G1反向后送到總線上；當(dāng)CS=0時(shí)，G1輸出高阻，G2工作，總線上的數(shù)據(jù)經(jīng)G2反向后輸出Ｄ1。可見，通過CS的取值可控制數(shù)據(jù)的雙向傳輸。圖2.3.21單向總線圖2.3.22雙向總線

3.或非門

圖2.3.23所示為TTL或非門的邏輯電路，圖2.3.24是它的邏輯符號(hào)。由圖可見，或非邏輯功能是對(duì)TTL與非門的結(jié)構(gòu)改進(jìn)而來的，即用兩個(gè)三極管V2A和V2B代替V2。

若兩輸入端為低電平，則V2A和V2B均將截止，iB3=0，輸出為高電平。若A、B兩輸入端中有一個(gè)為高電平，則V2A或V2B將飽和，導(dǎo)致iB3＞0，便使V3飽和，輸出為低電平。這就實(shí)現(xiàn)了或非邏輯功能，即Y=A+B。圖2.3.23或非門電路圖2.3.24或非門邏輯符號(hào)(a)新國(guó)家標(biāo)準(zhǔn)(GB312.12)符號(hào)；(b)前國(guó)內(nèi)常用符號(hào)(SJ1223-77標(biāo)準(zhǔn))；(c)國(guó)外常用符號(hào)(MIL-STD-806標(biāo)準(zhǔn))

4.與或非門

由圖2.3.25可見，A、B同時(shí)為高電平時(shí)，V2、V5導(dǎo)通而V4截止，輸出Y為低電平。同理，C、D同時(shí)為高電平時(shí)，V2′、V5導(dǎo)通而V4截止，輸出Y為低電平。只有A、B和C、D，每一組都不同時(shí)為高電平時(shí)，V2、和V2′同時(shí)截止，使V5截止而V4導(dǎo)通，輸出Y為高電平。所以，輸出Y和A、B及C、D是與或非關(guān)系，即Y=AB+CD。圖2.3.25與或非門電路圖2.3.26與或非邏輯符號(hào)

5.異或門

異或門經(jīng)典電路如圖2.3.27所示，如果A、B同時(shí)為高電平，V6和V7導(dǎo)通而V8截止，輸出為低電平。反之，若A、B同時(shí)為低電平，則V4和V5同時(shí)導(dǎo)通，使V7和V9導(dǎo)通而V8截止，輸出也為低電平。

當(dāng)A、B不同時(shí)(即一個(gè)是高電平而另一個(gè)是低電平)，V1正向飽和導(dǎo)通而V6截止，同時(shí)A或者B中必有一個(gè)高電平，使V4和V5中必有一個(gè)導(dǎo)通，從而使V7截止，V6、V7截止，致使V8導(dǎo)通，V9截止，輸出為高電平。所以，Y與A、B的邏輯關(guān)系是Y=AB。圖2.3.27異或門電路課堂活動(dòng)

一、課堂提問和討論

1.半導(dǎo)體三極管的開關(guān)條件是什么？飽和導(dǎo)通、截止各有什么特點(diǎn)？

2.TTL門電路的傳輸特性曲線上可反映出它哪些主要

參數(shù)？

3.TTL或非門如有多余端，能不能將它接UCC或懸空？為什么？

4.TTL與非門如有多余輸入端，能不能將它接地？為什么？二、學(xué)生演講和演板

1.OC門、三態(tài)門各有什么主要特點(diǎn)？它們各自有什么重要應(yīng)用？

2.簡(jiǎn)述抗飽和TTL門電路的工作原理。

三、課堂練習(xí)

下列門電路中哪些可將輸出端并聯(lián)使用（輸入端狀態(tài)不一定相同）：

（1）有推拉式輸出級(jí)的TTL電路；

（2）TTL電路的OC門；

（3）TTL電路的三態(tài)輸出門。

2.4MOS門電路

由于制造工藝簡(jiǎn)單、體積小、集成度高、低功耗和抗干擾能力強(qiáng)等特點(diǎn)，MOS器件特別是CMOS電路在數(shù)字電路中已得到了廣泛的應(yīng)用。

MOS電路按其所用MOS管的特性可分為兩大類：一類是單溝道（PMOS或NMOS）集成電路；另一類是由PMOS和NMOS組成的雙溝道互補(bǔ)MOS集成電路，即CMOS電路。2.4.1CMOS門電路

1.CMOS反相器

1）CMOS反相器電路的組成和工作原理

CMOS反相器原理圖如圖2.4.1所示。它由一個(gè)增強(qiáng)型PMOS管作為負(fù)載管和一個(gè)增強(qiáng)型NMOS管作為驅(qū)動(dòng)管串接而成。兩管的柵極連在一起作為輸入端，漏極連在一起作為輸出端。為了電路能正常工作，要求電源電壓UDD大于兩個(gè)管子的開啟電壓的絕對(duì)值之和，即UDD＞UTN＋|－UTP|。圖2.4.1CMOS反相器原理圖當(dāng)輸入低電平，即UI≈0時(shí)，對(duì)于VN管來說，UGSN

≈0V，低于它的開啟電壓UTN，VN管截止，截止時(shí)等效電阻非常大；對(duì)于VP管，UGSP=－UDD，絕對(duì)值大于開啟電壓UTP，VP管導(dǎo)通，導(dǎo)通等效電阻較小，由于VP上壓降近似為0V，故輸出電壓UOH≈UDD，為高電平。

當(dāng)輸入高電平，即UI=UDD時(shí)，對(duì)于VN管，因UGSN=UDD，大于開啟電壓UTN，VN導(dǎo)通，導(dǎo)通電阻較小；對(duì)于VP管，因?yàn)閁GSP=0，VP管截止，截止時(shí)電阻很大，電源電壓幾乎都降落在負(fù)載管上。故輸出電壓UOL≈0，

為低電平。

因此，電路實(shí)現(xiàn)了反相器的功能，即Y=A。

2）CMOS反相器的特點(diǎn)

（1）靜態(tài)功耗低。由以上分析可知，無論輸入為高電平還是低電平，VN和VP兩個(gè)管子中總有一個(gè)處于截止?fàn)顟B(tài)，使靜態(tài)漏極電流iD接近于零。因此，CMOS反相器的靜態(tài)功耗極小，有微功耗電路之稱。

（2）抗干擾能力強(qiáng)。由于CMOS反相器中的VN和VP兩管特性對(duì)稱相同，因此，其閾值電壓為UDD/2，所以，CMOS反相器具有很高的噪聲容限。（3）邏輯擺幅大。輸出高電平近似可達(dá)UDD，輸出低電平近似等于電源的低電平電位。

這樣，電源電壓被充分利用。

此外，CMOS反相器的工作電源電壓UDD可在較寬范圍內(nèi)變化，一般為3～18V。

2.CMOS門電路

1）CMOS與非門

圖2.4.2所示是2輸入端CMOS與非門電路，其中包括兩個(gè)串聯(lián)的N溝道增強(qiáng)型MOS管和兩個(gè)并聯(lián)的P溝道增強(qiáng)型MOS管。當(dāng)輸入端中只要有一個(gè)為低電平時(shí)，就會(huì)使與它相連的NMOS管截止，與它相連的PMOS管導(dǎo)通，輸出為高電平；僅當(dāng)輸入全為高電平時(shí)，才會(huì)使兩個(gè)串聯(lián)的NMOS管都導(dǎo)通，使兩個(gè)并聯(lián)的PMOS管都截止，輸出為低電平。

所以，該電路具有與非邏輯，即Y=AB。

2）或非門電路

圖2.4.3所示是2輸入端CMOS或非門電路。其中包括兩個(gè)并聯(lián)的N溝道增強(qiáng)型MOS管和兩個(gè)串聯(lián)的P溝道增強(qiáng)型MOS管。當(dāng)輸入端中只要有一個(gè)為高電平時(shí)，就會(huì)使與它相連的NMOS管導(dǎo)通，與它相連的PMOS管截止，輸出為低電平；僅當(dāng)輸入全為低電平時(shí)，才會(huì)使兩個(gè)并聯(lián)的NMOS管都截止，使兩個(gè)串聯(lián)的PMOS管都導(dǎo)通，輸出為高電平。

所以，該電路具有或非的邏輯功能，即Y=A+B。圖2.4.2CMOS與非門圖2.4.3或非門電路

3.CMOS傳輸門和三態(tài)門

1）CMOS傳輸門

圖2.4.4（a）所示為CMOS傳輸門的電路，圖（b）是它的邏輯符號(hào)。它由一個(gè)增強(qiáng)型的PMOS管和一個(gè)增強(qiáng)型的NMOS管并聯(lián)組成。由于VP和VN是結(jié)構(gòu)對(duì)稱的器件，因此它們的漏極和源極是可互換的。圖2.4.4CMOS傳輸門(a)CMOS傳輸門的電路；(b)邏輯符號(hào)設(shè)VP和VN的開啟電壓都為UT，而且兩管柵極C和C上加的是幅度相同的互補(bǔ)控制電壓，輸入電壓在0～UDD范圍內(nèi)變化。當(dāng)控制電壓C=UDD時(shí)，C=0V。在0V＜UI＜UDD－UT時(shí)，VN導(dǎo)通，UO=UI；在UT≤UI≤UDD時(shí)，VP導(dǎo)通，輸出UO=UI。因此，輸入U(xiǎn)I在0～UDD范圍變化時(shí)，VP和VN中至少有一管導(dǎo)通，輸入和輸出之間呈現(xiàn)低阻，這時(shí)相當(dāng)于開關(guān)閉合，使輸入電壓傳輸?shù)捷敵鲭妷?，即UO=UI。這時(shí)稱為傳輸門開通。由于VP和VN的源極和漏極在結(jié)構(gòu)上完全對(duì)稱，因此，CMOS傳輸門的輸出端和輸入端可互換使用。當(dāng)控制電壓C=0V時(shí)，C=UDD，且輸入U(xiǎn)I在0～UDD范圍變化時(shí)，VP和VN都截止，輸出和輸入之間呈現(xiàn)高阻，相當(dāng)于開關(guān)斷開，輸入不能傳輸?shù)捷敵龆耍@時(shí)稱傳輸門關(guān)閉。

2）CMOS三態(tài)門

圖2.4.5（a）是CMOS三態(tài)門電路，圖（b）是它的邏輯符號(hào)。中間的VP1和VN1管組成CMOS反相器，在反相

器的基礎(chǔ)上串接了PMOS管VP2和NMOS管VN2。

當(dāng)CS=0時(shí)，VP2和VN2導(dǎo)通，VN1和VP1組成的反相器工作，所以Y=Ａ。

當(dāng)CS=1時(shí)，VP2和VN2都截止，輸出端如同斷開，呈高阻狀態(tài)。2.4.2NMOS門電路

NMOS門電路全部由N溝道MOSFET構(gòu)成。NMOS有增強(qiáng)型和耗盡型兩種，其中增強(qiáng)型NMOS應(yīng)用較多。NMOS反相器是NMOS邏輯門的基本構(gòu)件，下面就討論一下NMOS反相器。

1.NMOS反相器

NMOS反相器電路如圖2.4.6所示。圖中,V1是驅(qū)動(dòng)管，起開關(guān)作用，V2為負(fù)載管。V2的柵極和漏極連在一起，故UGS2=UDS2，即滿足UDS2＞（UGS2－UT2），UT2為V2的開啟電壓，所以負(fù)載管總是工作在飽和區(qū)。因此稱飽和型負(fù)載管反相器。

當(dāng)輸入為高電平時(shí)，因?yàn)閁GS1＞UT1，V1管導(dǎo)通，輸出電壓UO由V1及V2兩管的導(dǎo)通電阻分壓決定，即UOL=UDD·RDS1/（RDS1+RDS2）。圖2.4.6NMOS反相器通過管子的結(jié)構(gòu)設(shè)計(jì)，使負(fù)載管V2的導(dǎo)通電阻比驅(qū)動(dòng)管V1的導(dǎo)通電阻大得多，電源電壓UDD絕大部分降落在負(fù)載管V2上，故輸出電壓UO為低電平。

當(dāng)輸入為低電平時(shí)，因?yàn)閁GS1＜UT1，V1管截止，V1

管的漏源電流IDS1僅為PN結(jié)的反向飽和電流，近似等于零，這時(shí)V2上的UGS2=UDS2≈UT2，所以輸出為高電平

UOH=UDD—UT2。

因此，電路實(shí)現(xiàn)了反相器的功能，即Y=A。

2.NMOS門電路

1）NMOS與非門

圖2.4.7所示是一個(gè)2輸入端的與非門，在NMOS反相器中用若干個(gè)驅(qū)動(dòng)管串聯(lián)就可組成NMOS與非門。圖2.4.7中，V1、V2為驅(qū)動(dòng)管，V3為飽和型負(fù)載管，A、B為輸入端，Y為輸出端。

由圖2.4.7可知，只有當(dāng)輸入A、B都為高電平時(shí)，V1、V2同時(shí)導(dǎo)通，輸出Y才是低電平；其他輸入條件下，V1、V2管中至少有一個(gè)截止，輸出Y是高電平。因此，輸入、輸出為與非邏輯關(guān)系，Y=AB。

圖2.4.72輸入端NMOS與非門

2）NMOS或非門

在NMOS反相器中，用若干個(gè)驅(qū)動(dòng)管并聯(lián)就組成NMOS或非門。圖2.4.8所示為一個(gè)2輸入的或非門。當(dāng)輸入A、B中只要有一個(gè)或一個(gè)以上為高電平時(shí)，V1、V2中就至少有一個(gè)管導(dǎo)通，輸出Y為低電平。只有當(dāng)輸入A、B都為低電平時(shí)，V1、V2才都截止，輸出Y為高電平。因此，電路實(shí)現(xiàn)或非邏輯功能，即Y=A+B。圖2.4.82輸入端NMOS或非門課堂活動(dòng)

一、課堂提問和討論

1.CMOS電路與TTL電路相比有何特點(diǎn)？

2.CMOS電路使用中應(yīng)注意哪些問題？

3.CMOS電路與TTL電路哪個(gè)功耗大？

二、學(xué)生演講和演板

1.簡(jiǎn)述NMOS門電路和CMOS門電路各自的特點(diǎn)。

2.簡(jiǎn)述CMOS反相器的特點(diǎn)。

2.5常用集成門電路芯片及應(yīng)用

2.5.1TTL集成門電路系列

TTL集成門電路具有可靠性高、速度快、抗干擾能力強(qiáng)等優(yōu)點(diǎn)，是目前集成電路應(yīng)用最廣泛的一種。國(guó)產(chǎn)TTL門電路分為CT54和CT74兩大系列。其中54系列為軍品（工作溫度為－55～125℃）；74系列為民品（工作溫度為0～70℃）。這兩個(gè)系列具有完全相同的電路結(jié)構(gòu)和電氣性能參數(shù)。下面以CT74系列為例，介紹它的子系列。

1.CT74標(biāo)準(zhǔn)系列

CT74和CT1000系列相對(duì)應(yīng)，是74系列最早的產(chǎn)品，現(xiàn)在還在使用，為TTL的中速器件。

2.CT74H高速系列

CT74H和CT2000系列相對(duì)應(yīng)。74H系列是74標(biāo)準(zhǔn)系列的改進(jìn)型，在電路結(jié)構(gòu)上，輸出極采用了復(fù)合管結(jié)構(gòu)，并且大幅度地降低了電路中電阻的阻值。從而提高了工作速度和負(fù)載能力，但電路的功耗較大，目前已不太使用。

3.CT74S肖特基系列

CT74S和CT3000系列相對(duì)應(yīng)。由于電路中的三極管、二極管采用肖特基結(jié)構(gòu)，有效地降低了三極管的飽和深度，因此極大地提高了工作速度，所以該系列產(chǎn)品速度很高，但電路的平均功耗較大，約19mW。

4.CT74LS低功耗肖特基系列

CT74LS和CT4000系列相對(duì)應(yīng)。該系列是目前TTL集成電路中主要應(yīng)用的產(chǎn)品系列。品種和生產(chǎn)廠家很多，價(jià)格低。在電路中，它一方面采用了抗飽和三極管和肖特基二極管來提高工作速度；另一方面通過加大電路中電阻的阻值來降低電路的功耗，從而使電路既具有高的工作速度，又有較低的平均功耗。

5.CT74AS系列

CT74AS系列是74S系列的后繼產(chǎn)品，其速度和功耗均有所改進(jìn)。

表2.5.1列出了以上6個(gè)系列集成門電路的重要參數(shù)。

6.CT74ALS系列

CT74ALS系列是74LS系列的后繼產(chǎn)品，其速度、功耗都有較大改進(jìn)，但價(jià)格、品種方面還未趕上74LS系列。

74系列集成電路還在不斷地向高速化和低功耗兩個(gè)方向發(fā)展。2.5.2CMOS集成門電路

1.4000CMOS系列

CMOS集成電路由于輸入電阻高、低功耗、抗干擾能力強(qiáng)、集成度高等優(yōu)點(diǎn)得到了廣泛應(yīng)用，并已形成系列。

4000/4500系列的數(shù)字集成電路采用塑封雙列直插的形式，引腳的定義與TTL集成電路一樣，從鍵孔下端開始，按逆時(shí)針方向，由小到大排列，常用的4000系列集成門電路由表2.5.2列出。

2.74HCCMOS系列

由于CMOS4000系列工作速度低、負(fù)載能力差，使它的應(yīng)用范圍受到了限制。74HCCMOS系列是高速CMOS系列集成電路，已經(jīng)達(dá)到了74LS系列的工作速度。74HC系列中，目前主要有74HC和74HCT兩個(gè)子系列。

74HC系列的輸入電壓設(shè)計(jì)為CMOS電平，輸入和輸出級(jí)帶緩沖帶，以提高負(fù)載和驅(qū)動(dòng)能力。

74HCT系列的輸入電壓為TTL電平，輸入和輸出也帶緩沖帶。

74HC系列的邏輯功能、外引線排列與型號(hào)最后幾位數(shù)相同的74LS系列相同。如CC74HC00、CC74HCT00和CT74LS00都是四2輸入與非門，引腳排列也相同。這為HCCMOS電路替代74LS系列提供了方便。課堂活動(dòng)

一、課堂提問和討論

1.CMOS集成電路與TTL集成電路相比有何特點(diǎn)？

2.74HCCMOS系列與4000CMOS系列集成門電路相比有何特點(diǎn)？

3.CT74S肖特基系列TTL集成門電路各有何特點(diǎn)？二、學(xué)生演講和演板

74H系列和74標(biāo)準(zhǔn)系列TTL集成門電路相比有何優(yōu)缺點(diǎn)?

三、課堂練習(xí)

圖2.5.1所示各門電路均為CC4000系列的CMOS電路，分別指出電路的輸出狀態(tài)是高電平還是低電平?（UIH表示輸入為高電平，UIL表示輸入為低電平。）圖2.5.1幾種門電路2.6TTL電路與CMOS電路的接口問題

數(shù)字集成電路彼此連接的時(shí)候，要使集成電路正常工作，必須滿足以下條件：

①驅(qū)動(dòng)器件必須能對(duì)負(fù)載器件提供灌電流最大值。

②驅(qū)動(dòng)器件必須能對(duì)負(fù)載器件提供足夠大的灌電流。

③驅(qū)動(dòng)器件的輸出電壓必須處在負(fù)載器件所要求的輸入電壓范圍，包括高、低電壓值。下面分別就CMOS門驅(qū)動(dòng)TTL門或者相反的兩種情況的接口問題進(jìn)行分析。

（1）同系列的集成電路驅(qū)動(dòng)與負(fù)載。

集成電路至少能驅(qū)動(dòng)相同系列的8個(gè)輸入端，所以同系列的集成電路驅(qū)動(dòng)負(fù)載的能力一般沒有問題。

（2）不同系列的集成電路驅(qū)動(dòng)與負(fù)載。2.6.1TTL電路驅(qū)動(dòng)CMOS電路

用TTL電路驅(qū)動(dòng)CMOS電路時(shí)，由于CMOS電路是電壓驅(qū)動(dòng)的，所需電流很小，因此驅(qū)動(dòng)電流沒有問題，主要是考慮TTL電路輸出的電平是否符合CMOS電路輸入電平的要求。在電源電壓都為5V時(shí)，CT74LS系列TTL電路的輸出高電平UOH為2.7V，而CMOS電路的CC4000和CC74HC系列的輸入高電平UIH都為3.5V。因此，TTL輸出高電平與CMOS輸入高電平接口上存在問題。為了解決它們之間的接口問題，可在TTL輸出端與電源之間接一個(gè)上拉電阻R，將TTL輸出高電平提高到3.5V以上，如圖2.6.1所示。表2.6.1給出了TTL門與CMOS門的連接條件。

TTL輸出的低電平UOL為0.5V，而CMOS4000系列輸入的低電平UIL為1.5V，74HC系列輸入低電壓為1V。因此，它們可以直接相連。

當(dāng)TTL驅(qū)動(dòng)74HCT系列時(shí)，由于74HCT系列制造時(shí)考慮了和TTL電路的兼容，因此兩者可以直接連接，不需另外加接口電路。圖2.6.1TTL門驅(qū)動(dòng)CMOS門表2.6.1TTL門與CMOS門的連接條件2.6.2CMOS電路驅(qū)動(dòng)TTL電路

為了使CMOS在低電平時(shí)能提供較大的電流，可采取以下辦法：

(1)將同一芯片上的多個(gè)CMOS門電路并聯(lián)使用，對(duì)TTL提供較大的電流。

(2)在CMOS電路輸出端和TTL電路輸入端之間接入CMOS接口電路。

對(duì)74HC和74HCT系列，其輸出端可直接與TTL輸入端相連。CMOS門驅(qū)動(dòng)TTL門電路見圖2.6.2。圖2.6.2CMOS門驅(qū)動(dòng)TTL門電路課堂活動(dòng)

一、課堂提問和討論

1.TTL門驅(qū)動(dòng)CMOS門時(shí)，為什么TTL輸出端要接上拉電阻？

2.CMOS集成門的輸出端能否直接接地或電源？

二、學(xué)生演講和演板

請(qǐng)查閱相關(guān)手冊(cè)，74HC00與非門電路用來驅(qū)動(dòng)一個(gè)基本的TTL反相器和六個(gè)74LS門電路。試驗(yàn)算此時(shí)的CMOS門電路是否過載。三、課堂練習(xí)

接口電路如圖2.6.3所示，用工作電壓UCC=5V的TTL

邏輯電路去驅(qū)動(dòng)電源電壓UDD=15V的CMOS邏輯電路。請(qǐng)問用什么樣的電路可實(shí)現(xiàn)這兩種電路的連接？畫出相應(yīng)

的電路示意圖。反之，若用CMOS電路驅(qū)動(dòng)TTL電路時(shí)，又怎樣實(shí)現(xiàn)這兩種電路的連接？

用不同類型的邏輯電路實(shí)現(xiàn)連接時(shí)，主要應(yīng)考慮哪些因素？圖2.6.32.7與非門邏輯功能測(cè)試與仿真

一、訓(xùn)練目的

（1）了解基本門電路邏輯功能測(cè)試方法。

（2）學(xué)會(huì)用與非門組成其他邏輯門的方法。

二、訓(xùn)練設(shè)備

電腦1臺(tái)、Mutisin軟件1套。三、訓(xùn)練內(nèi)容

1.測(cè)與非門的邏輯功能

（1）單擊電子仿真軟件Multisim7基本界面左側(cè)左列真實(shí)元件工具條的“TTL”按鈕，從彈出的對(duì)話框中選取一個(gè)與非門74LS00N，將它放置在電子平臺(tái)上；單擊真實(shí)元件工具條的“Source”按鈕，將電源UCC和地線調(diào)出放置在電子平臺(tái)上；單擊真實(shí)元件工具條的“Basic”按鈕，將單刀雙擲開關(guān)“J1”和“J2”調(diào)出放置在電子平臺(tái)上，并分別雙擊“J1”和“J2”圖標(biāo)，將彈出的對(duì)話框的“KeyforSwitch”欄設(shè)置成“”和“”，最后點(diǎn)擊對(duì)話框下方“OK”按鈕退出。（2）單擊電子仿真軟件Multisim7基本界面右側(cè)虛擬儀器工具條“Multimeter”按鈕，調(diào)出虛擬萬(wàn)用表“XMM1”放置在電子平臺(tái)上，如圖2.7.1所示。圖2.7.1（3）將所有元件和儀器連成仿真電路,如圖2.7.2所示。圖2.7.2（4）雙擊虛擬萬(wàn)用表圖標(biāo)“XMM1”，將出現(xiàn)它的放大面板，按下放大面板上的“電壓”和“直流”兩個(gè)按鈕，用它來測(cè)量直流電壓，如圖2.7.3所示。圖2.7.3（5）打開仿真開關(guān)，按表2.7.1所示分別按動(dòng)“A”和“B”鍵，使與非門的兩個(gè)輸入端為表中四種情況，從虛擬萬(wàn)用表的放大面板上讀出各種情況的直流電位，將它們填入表內(nèi)，并將電位轉(zhuǎn)換成邏輯狀態(tài)填入表內(nèi)。表2.7.1

2.用與非門組成其他功能門電路

1）用與非門組成或門

(1)根據(jù)摩根定律，或門的邏輯函數(shù)表達(dá)式Q=A+B可以寫成，因此可以用三個(gè)與非門構(gòu)成或門。

(2)連成或門仿真電路如圖2.7.4所示。圖2.7.4

(3)打開仿真開關(guān)，按表2.7.2要求分別按動(dòng)“A”和“B”，觀察并記錄指示燈的發(fā)光情況，將結(jié)果填入表2.7.2中，根據(jù)表2.7.2分析是否就是或門電路的真值表。

2）用與非門組成異或門

(1)按圖2.7.5所示調(diào)出元件并組成異或門仿真電路。

(2)打開仿真開關(guān)，按表2.7.3要求分別按動(dòng)“A”和“B”，觀察并記錄指示燈的發(fā)光情況，將結(jié)果填入表2.7.3中。

(3)寫出圖2.7.5中各個(gè)與非門輸出端的邏輯函數(shù)式，看看最終是否與異或門的邏輯函數(shù)式相符。圖2.7.5

3）用與非門組成同或門

(1)按圖2.7.6所示調(diào)出元件并組成同或門仿真電路。(2)打開仿真開關(guān)，按表2.7.4要求分別按動(dòng)“A”和“B”，觀察并記錄指示燈的發(fā)光情況，將結(jié)果填入表2.7.4中。(3)寫出圖2.7.6中各個(gè)與非門輸出端的邏輯函數(shù)式，判斷最終是否與同或門的邏輯函數(shù)式相符。圖2.7.6

實(shí)驗(yàn)與實(shí)訓(xùn)

一、門電路主要參數(shù)的測(cè)試

1．實(shí)驗(yàn)?zāi)康?/p>

（1）熟悉TTL與非門主要參數(shù)的測(cè)試方法。

（2）掌握TTL與非門電壓傳輸特性的測(cè)試方法。

2．實(shí)驗(yàn)設(shè)備與器材

電子實(shí)驗(yàn)臺(tái)1臺(tái)（套）、萬(wàn)用表1塊、74LS00芯片1塊。

3．實(shí)驗(yàn)內(nèi)容

（1）選用74LS00四2輸入與非門，其邏輯圖與引腳見圖2.7.7，其電源電壓為5V。

（2）測(cè)試IIL。按圖2.7.8接線，將被測(cè)輸入端通過電流表接地，其余輸入端懸空，輸出端空載。測(cè)出IIL的值，并記入表2.7.4中。圖2.7.7圖2.7.8（3）測(cè)試IIH。按圖2.7.9所示，將被測(cè)輸入端通過電流表接電源UCC，其余輸入端接地，輸出空載，測(cè)出IIH的值記入表2.7.