計(jì)算機(jī)組成原理IO接口的組成

IO接口的組成：數(shù)據(jù)緩沖寄存器，狀態(tài)寄存器，命令寄存器，端口地址譯碼，接口控制邏輯，中斷邏輯接口的主要功能：（1）地址識(shí)別與設(shè)備選擇（2）接收、保存CPU的I/O控制命令（3）反映外設(shè)的工作狀態(tài)（4）信號(hào)轉(zhuǎn)換（5）數(shù)據(jù)格式、碼制的轉(zhuǎn)換與數(shù)據(jù)檢錯(cuò)/糾錯(cuò)（6）傳送數(shù)據(jù)（7）中斷IO接口的基本組成圖：p301圖9-1ppt21頁端口的種類：數(shù)據(jù)端口，命令端口，狀態(tài)端口端口的編址方式及其優(yōu)缺點(diǎn)：p302程序查詢方式的接口電路：（不一定考，但是見過這樣的考試題目）程序查詢方式的流程：中斷（重中之重）中斷的定義（背）：計(jì)算機(jī)在執(zhí)行程序的過程中，當(dāng)出現(xiàn)異常情況或特殊請(qǐng)求時(shí)，計(jì)算機(jī)會(huì)停止現(xiàn)行程序的運(yùn)行轉(zhuǎn)向?qū)@些異常情況或特殊請(qǐng)求進(jìn)行處理，處理結(jié)束后再返回到現(xiàn)行程序的間斷處繼續(xù)執(zhí)行凡是向CPU提出中斷請(qǐng)求的各種因素，統(tǒng)稱為中斷源。在每條指令執(zhí)行結(jié)束時(shí)，CPU去執(zhí)行中斷服務(wù)程序外設(shè)向CPU發(fā)出中斷申請(qǐng)的時(shí)間是隨機(jī)的，在任何一個(gè)時(shí)刻只能為一個(gè)中斷源的請(qǐng)求提供服務(wù)，實(shí)現(xiàn)中斷的軟/硬件，總稱為中斷系統(tǒng)中斷的處理過程中斷請(qǐng)求中斷判優(yōu)中斷響應(yīng)中斷服務(wù)中斷返回中斷隱指令：在中斷響應(yīng)時(shí)候執(zhí)行，主要功能：中斷隱指令的功能：發(fā)出中斷響應(yīng)信號(hào)將程序斷點(diǎn)（當(dāng)前PC值）和標(biāo)志位寄存器FR壓入堆棧，關(guān)中斷（清EINT為0），將中斷處理程序的首地址送入PC。在中斷處理過程中，中斷服務(wù)程序的處理流程是：保護(hù)現(xiàn)場(chǎng)、中斷服務(wù)和恢復(fù)現(xiàn)場(chǎng)。（p305）單重中斷和多重中斷的中斷處理流程圖p305圖9-4單重中斷和多重中斷的定義;（考試易出簡(jiǎn)答題）單：CPU執(zhí)行中斷服務(wù)程序時(shí)，不響應(yīng)新的中斷請(qǐng)求即不允許中斷現(xiàn)行的中斷服務(wù)程序。多：在處理中斷的過程中，有新的，優(yōu)先級(jí)更高的中斷請(qǐng)求到來，此時(shí)CPU暫?，F(xiàn)行的中斷服務(wù)，允許級(jí)別更高的中斷源中斷現(xiàn)行的中斷服務(wù)程序形成中斷入口地址的方法可分為：軟件查詢法和硬件向量法。軟件查詢法：軟件查詢法是用一個(gè)中斷管理程序，按照優(yōu)先級(jí)由高到低的順序，依次查詢每一個(gè)中斷源是否有中斷請(qǐng)求。若有，則直接轉(zhuǎn)去執(zhí)行與其對(duì)應(yīng)的中斷服務(wù)程序，否則繼續(xù)往下查詢，該方法的優(yōu)點(diǎn)是不需要增加硬件，可以靈活改變中斷源的優(yōu)先級(jí)，缺點(diǎn)是占用CPU時(shí)間，處理速度慢，優(yōu)先級(jí)低的中斷請(qǐng)求需要等待較長(zhǎng)時(shí)間才能開始中斷服務(wù)。硬件向量法：尋找服務(wù)程序入口地址的一種方法，通過向量地址（也稱中斷類型號(hào)）來尋找設(shè)備的中斷服務(wù)程序的入口地址，而向量地址由硬件電路產(chǎn)生，其中，向量地址不等同于中斷服務(wù)程序的入口地址，若用間接尋址方式，則主存單元中存儲(chǔ)的是中斷服務(wù)程序入口地址（也稱中斷向量）。若將向量地址直接送入PC，則主存單元中存儲(chǔ)的是以中斷服務(wù)程序入口地址為操作數(shù)的無條件轉(zhuǎn)移指令。中斷屏蔽（重點(diǎn)，必考）注:同級(jí)屏蔽硬件中斷又分為不可屏蔽中斷和可屏蔽中斷DMA控制器的組成：主存地址寄存器(AddressRegister,AR)，字計(jì)數(shù)器(WordCounter,WC)設(shè)備地址寄存器(DeviceAddressRegister,DAR)，中斷邏輯，控制/狀態(tài)邏輯工作過程：預(yù)處理，數(shù)據(jù)傳輸，后處理；（考試容易出簡(jiǎn)答題）CPU執(zhí)行I/O指令的過程就是對(duì)DMAC進(jìn)行預(yù)處理的過程。其間，CPU選擇DMAC和I/O接口，然后將外設(shè)的地址、數(shù)據(jù)塊在主存中的首地址和數(shù)據(jù)個(gè)數(shù)分別寫入設(shè)備地址寄存器DAR、主存地址寄存器AR和字計(jì)數(shù)器WC。I/O接口啟動(dòng)外設(shè)。數(shù)據(jù)傳輸是在DMAC的控制下，在主存與I/O接口之間，完成一個(gè)數(shù)據(jù)塊的傳輸。在DMAC工作的過程中，CPU執(zhí)行程序的后繼指令，實(shí)現(xiàn)了計(jì)算與I/O”的重疊后處理是指當(dāng)WC中規(guī)定的數(shù)據(jù)個(gè)數(shù)傳輸完畢后，DMAC向CPU發(fā)出中斷請(qǐng)求。CPU將暫停程序的執(zhí)行，對(duì)DMA工作進(jìn)行結(jié)束處理。若數(shù)據(jù)有錯(cuò)，將重發(fā)；若尚有數(shù)據(jù)需要傳送，則再次啟動(dòng)新一輪DMA，否則通過向DMAC發(fā)出“結(jié)束操作EOP”信號(hào)，停止其工作。DMA數(shù)據(jù)傳輸?shù)哪Ｊ剑孩賳巫謧魉?、②成組傳送、③請(qǐng)求傳送。CPU與DMAC分享內(nèi)存和系統(tǒng)總線的方式：①停止CPU使用總線、②