8-7 芯片版圖布局與版圖設(shè)計(jì)注意事項(xiàng)

1第8章

集成電路版圖設(shè)計(jì)與工具8.1 工藝流程的定義8.2版圖幾何設(shè)計(jì)規(guī)則8.3

版圖圖元8.4版圖設(shè)計(jì)準(zhǔn)則8.5電學(xué)設(shè)計(jì)規(guī)則與布線8.6 基于Cadence平臺(tái)的全定制IC設(shè)計(jì)8.7 芯片的版圖布局8.8 版圖設(shè)計(jì)的注意事項(xiàng)2圖8.68一個(gè)光纖通信系統(tǒng)用限幅放大器的系統(tǒng)框圖3圖8.69限幅放大器的版圖布局①全對(duì)稱(chēng)結(jié)構(gòu)，這對(duì)于差動(dòng)放大器的直流和高頻高速性能至關(guān)重要。②輸入/輸出基本實(shí)現(xiàn)最短直線溝通，爭(zhēng)取最小互連線寄生參數(shù)和信號(hào)的最小延遲。③輸入/輸出焊盤(pán)置于左右兩邊，在保證最短直線溝通的前提下?tīng)?zhēng)取最小串?dāng)_。④輸入/輸出焊盤(pán)采用GSGSG（S，Signal；G，Ground）排列的差動(dòng)共面波導(dǎo)探頭，可保證高頻高速信號(hào)的有效傳輸[3]。⑤利用芯片空余面積在芯片實(shí)現(xiàn)電容C1和C2的部分分量。⑥對(duì)地線和電源線分別布置了6個(gè)和8個(gè)焊盤(pán)，充分減小了它們的寄生電阻和電感。4第8章

集成電路版圖設(shè)計(jì)與工具8.1 工藝流程的定義8.2版圖幾何設(shè)計(jì)規(guī)則8.3

版圖圖元8.4版圖設(shè)計(jì)準(zhǔn)則8.5電學(xué)設(shè)計(jì)規(guī)則與布線8.6 基于Cadence平臺(tái)的全定制IC設(shè)計(jì)8.7 芯片的版圖布局8.8 版圖設(shè)計(jì)的注意事項(xiàng)5對(duì)稱(chēng)性

對(duì)于差分形式的電路結(jié)構(gòu)，最好在版圖設(shè)計(jì)時(shí)也講究對(duì)稱(chēng)，這樣有利于提高電路性能。差分形式對(duì)稱(chēng)的電路結(jié)構(gòu)，一般地線鋪在中間，電源線走上下兩邊，中間是大片的元件。多層金屬

一般信號(hào)線用第一層金屬，信號(hào)線交叉的地方用第二層金屬，整個(gè)電路與外部焊盤(pán)的接口用第三層金屬。

輸入和輸出

輸入和輸出最好分別布置在芯片兩端。例如，讓信號(hào)從左邊輸入，右邊輸出，這樣可以減少輸出到輸入的電磁干擾。

金屬連線的寬度

流過(guò)大電流的金屬連線應(yīng)該根據(jù)需要設(shè)定寬度。較長(zhǎng)走線的電阻效應(yīng)

金屬、多晶硅分別有各自不同的方塊電阻值，為防止寄生大電阻對(duì)電路性能的影響，電路中盡量不走長(zhǎng)線。隔離環(huán)

對(duì)于NMOS管，應(yīng)當(dāng)充分保證其襯底接地，而PMOS管應(yīng)當(dāng)保證其襯底充分接高電平，特別是MOS管流過(guò)大電流時(shí)，應(yīng)該在晶體管周?chē)纬筛綦x環(huán)進(jìn)行保護(hù)，防止形成閂鎖效應(yīng)。

6層次化設(shè)計(jì)

按功能將版圖劃分為若干子單元，每個(gè)子單元又可能包含若干子單元