第十二章-集成邏輯門電路和組合邏輯電路

第十二章集成邏輯門電路和組合邏輯電路12.1TTL集成與非門電路12.2MOS集成邏輯門電路12.3組合邏輯電路的分析與設(shè)計(jì)方法12.4集成組合邏輯器件門電路(Gate)是數(shù)字電路的基本邏輯單元，它是實(shí)現(xiàn)各種邏輯運(yùn)算的電路。按邏輯功能分類有與門、或門、非門、與非門、或非門、異或門、與或非門等。第一節(jié)TTL集成與非門電路以雙極型三極管為基本元件，集成在一塊硅片上，并具有一定的邏輯功能的電路稱為雙極型數(shù)字集成電路，TTL電路是其中一種，由于它的輸入端和輸出端的結(jié)構(gòu)形式都采用了三極管，故稱之為晶體管－晶體管邏輯電路(Transistor－TransistorLogic)，簡(jiǎn)稱TTL電路，由于它的開關(guān)速度較高，是目前使用較多的一種電路。TTL是一個(gè)電路系列，它包含門電路、觸發(fā)器以及各種通用和專用的數(shù)字部件或系統(tǒng)。這里只介紹TTL與非門。一、TTL與非門的電路組成與邏輯功能分析T1為多發(fā)射極三極管輸入級(jí)中間級(jí)輸出級(jí)①輸入信號(hào)中至少有一個(gè)為低電平：如uA=0.3V，uB=uC=3.6V3.6V3.6V0.3V1V則uB1=0.3+0.7=1V，T1深度飽和T2、T5截止，T3、T4導(dǎo)通忽略iB3，輸出端的電位為：輸出Y為高電平。uY≈5―0.7―0.7＝3.6V②輸入信號(hào)全為高電平（1）：如uA=uB=uC=3.6V2.1V則uB1=2.1V，T1倒置放大，T2、T5導(dǎo)通，T3、T4截止輸出端的電位為：uY=UCES＝0.3V輸出Y為低電平。3.6V3.6V3.6V通過(guò)以上分析，該電路實(shí)現(xiàn)了與非門的邏輯功能：“輸入有低、輸出為高；輸入全高，輸出為低”。（簡(jiǎn)稱為：有0出1，全1出0）。TTL與非門的工作狀態(tài)見表12-1。輸入VT1VT2VT3VT4VT5輸出至少有一個(gè)為低電平(+0.3v)深度飽和截止微飽和放大截止高電平(+3.6v)全為高電平(+3.6v)倒置放大飽和微導(dǎo)通截止飽和低電平(+0.3v)表12-1TTL與非門工作狀態(tài)二、電壓傳輸特性與非門輸出電壓與輸入電壓的關(guān)系稱作電壓傳輸特性，它表示輸入由低電平變到高電平時(shí)輸出電平相應(yīng)的變化情況當(dāng)uI較低(小于0.6v)時(shí)，由于VT1飽和，VT2和VT5截止，輸出為高電平，（大約為3.5V左右），對(duì)應(yīng)于曲線的AB段，這一段稱為截止區(qū)當(dāng)uI大于0.6v以后，VT2開始導(dǎo)通，VT5仍然截止，隨著uI的增加，VT2的基極電位增加，VT2的集電極電位下降，故uO隨uI的增加而線性下降，一直維持到uI增大到1.3V左右，對(duì)應(yīng)于曲線的BC段，這一段稱為線性區(qū)

當(dāng)uI增大到1.3V以后，再稍增加一點(diǎn)兒，VT5也將由原來(lái)的截止?fàn)顟B(tài)向飽和狀態(tài)變化，故uI大于1.3V以后，uO將急劇下降，對(duì)應(yīng)于曲線的CD段，這一段稱為轉(zhuǎn)折區(qū)uI大約大于1.4V以后，VT2、VT5同時(shí)飽和，輸出為低電平（大約為0.3V左右），對(duì)應(yīng)于曲線的DE段，這一段稱為飽和區(qū)

三、TTL與非門的參數(shù)和使用注意事項(xiàng)（一）TTL與非門的參數(shù)⑴輸出高電平UOH它是指一個(gè)或一個(gè)以上輸入端為低電平時(shí)的輸出電壓值。⑵輸出低電平UOL它是指所有輸入端均為高電平時(shí)的輸出電壓值。⑶開門電平UON使輸出電壓為標(biāo)準(zhǔn)低電平USL（約為0.4V）的最小輸入高電平值。⑷關(guān)門電平UOFF使輸出電壓為標(biāo)準(zhǔn)高電平USH（約為2.4V）的最大輸入低電平值。⑸扇出系數(shù)NO它是指與非門輸出端最多能接同類與非門的個(gè)數(shù)。⑹平均傳輸延遲時(shí)間tpd它是表示開關(guān)速度的一個(gè)參數(shù)。一般可以理解為從輸入變化（從低到高或從高到低）時(shí)算起到輸出有變化（也是從高到低或從低到高）所需的時(shí)間。TTL與非門的主要參數(shù)可查閱有關(guān)TTL電路手冊(cè)。典型的TTL與非門產(chǎn)品74LS20（4輸入二與非門）的管腳排列圖如圖12-4所示。其中標(biāo)注為NC的是空管腳。（二）TTL與非門使用注意事項(xiàng)在TTL與非門使用過(guò)程中，若有多余或暫時(shí)不用的輸入端，其處理的原則應(yīng)保證其邏輯狀態(tài)為高電平。一般方法有①剪斷懸空或直接懸空；②與其它已用輸入端并聯(lián)使用；③將其接電源+UCC。電路的安裝應(yīng)盡量避免干擾信號(hào)的侵入，確保電路穩(wěn)定工作。第二節(jié)MOS集成邏輯門電路目前，MOS器件在數(shù)字電路中已得到廣泛應(yīng)用。它的開關(guān)速度雖比TTL門電路低，但由于制造工藝簡(jiǎn)單、體積小、集成度高，因此特別適用于大規(guī)模集成制造。MOS電路的另一個(gè)特點(diǎn)是輸入阻抗高（可達(dá)1010Ω以上），即直流負(fù)載很小，幾乎不取用前級(jí)信號(hào)電流，因此有很高的扇出能力。MOS是金屬-氧化物-半導(dǎo)體（Metal-Oxide-Semiconductor）絕緣柵場(chǎng)效應(yīng)管構(gòu)成的器件的簡(jiǎn)稱。MOS集成電路有三種型式，即由N溝道增強(qiáng)型MOS管構(gòu)成的NMOS電路、由P溝道增強(qiáng)型MOS管構(gòu)成的PMOS電路以及兼有N溝道和P溝道的互補(bǔ)MOS電路（簡(jiǎn)稱為CMOS電路）。PMOS電路的原理與NMOS電路的原理完全相同，只是電源極性相反而已。一、電路結(jié)構(gòu)與工作原理（一）NMOS門電路1、NMOS反相器（非門）當(dāng)uI=UIL＜UTH1（VT1管的開啟電壓）時(shí)，VT1管截止，VT2導(dǎo)通故uO=UDD－UTH2=UOH，輸出為高電平。當(dāng)uI=UIH＞UTH1時(shí)，VT1管導(dǎo)通，VT2管亦導(dǎo)通，這時(shí)其中RON1、RON2分別為VT1、VT2管導(dǎo)通時(shí)漏－源之間的電阻，稱為導(dǎo)通電阻，要求RON1＜＜RON2。輸出為低電平

（一）NMOS門電路2、NMOS與非門在左邊電路中，只有當(dāng)A、B都為高電平時(shí)，VT1、VT2管才能同時(shí)導(dǎo)通，輸出Y為低電平；A、B中只要有一個(gè)為低電平，相應(yīng)的MOS管截止，輸出為高電平(UOH=UDD-UTH3)。正好符合“輸入全高、輸出為低；輸入有低，輸出為高”的與非邏輯功能，即（二）CMOS門電路1、CMOS反相器（非門）CMOS反相器無(wú)論輸入高電平還是低電平，都有一個(gè)管子處于截止?fàn)顟B(tài)，因此靜態(tài)電流極?。{安級(jí)）由于靜態(tài)時(shí)VT1和VT2總是一個(gè)導(dǎo)通另一個(gè)截止，即工作在互補(bǔ)狀態(tài)，所以靜態(tài)電流近似為零，靜態(tài)功耗極小

CMOS非門兩種狀態(tài)下的等效電路ui＝0V時(shí)，VT1截止，VT2導(dǎo)通。輸出電壓uO＝UDD＝10VuI＝10V時(shí)，VT1導(dǎo)通，VT2截止。輸出電壓uO＝0VCMOS反相器的電壓傳輸特性CMOS反相器電壓傳輸特性曲線較接近理想開關(guān)，

處是管子導(dǎo)通與截止的轉(zhuǎn)折點(diǎn)

2、CMOS與非門和或非門CMOS與非門①A、B當(dāng)中有一個(gè)或全為低電平時(shí)，TN1、TN2中有一個(gè)或全部截止，TP1、TP2中有一個(gè)或全部導(dǎo)通，輸出Y為高電平。②只有當(dāng)輸入A、B全為高電平時(shí)，TN1和TN2才會(huì)都導(dǎo)通，TP1和TP2才會(huì)都截止，輸出Y才會(huì)為低電平。2、CMOS與非門和或非門CMOS與非門①A、B當(dāng)中有一個(gè)或全為低電平時(shí)，TN1、TN2中有一個(gè)或全部截止，TP1、TP2中有一個(gè)或全部導(dǎo)通，輸出Y為高電平。②只有當(dāng)輸入A、B全為高電平時(shí)，TN1和TN2才會(huì)都導(dǎo)通，TP1和TP2才會(huì)都截止，輸出Y才會(huì)為低電平。CMOS或非門①只要輸入A、B當(dāng)中有一個(gè)或全為高電平，TP1、TP2中有一個(gè)或全部截止，TN1、TN2中有一個(gè)或全部導(dǎo)通，輸出Y為低電平。②只有當(dāng)A、B全為低電平時(shí)，TP1和TP2才會(huì)都導(dǎo)通，TN1和TN2才會(huì)都截止，輸出Y才會(huì)為高電平。二、MOS門電路使用注意事項(xiàng)(1)避免靜電損壞由于MOS器件的輸入電阻大（1010Ω以上）、輸入電容?。?～2pF）。在使用過(guò)程中，如果一些容量較大的帶電體與其接觸，MOS管的柵極電容將通過(guò)靜電感應(yīng)產(chǎn)生電荷，由于柵極一襯底之間的電容很小，即使感應(yīng)少量電荷也將在柵－襯間產(chǎn)生較高的感應(yīng)電壓使其柵極絕緣層擊穿而造成永久性破壞。因此在使用MOS器件時(shí)應(yīng)該使所有與MOS電路直接接觸的工具、測(cè)試設(shè)備可靠接地。在存放、安裝和使用過(guò)程中，應(yīng)盡量避免柵極懸空。(2)多余或暫時(shí)不用的輸入端的處理MOS輸入電阻很高，易受外界干擾信號(hào)的影響，所以，MOS電路的多余或暫時(shí)不用的輸入端不能懸空。只能按功能的要求接地或接電源或與其它輸入端并聯(lián)使用。第三節(jié)組合邏輯電路的分析與設(shè)計(jì)方法

一、組合邏輯電路的分析方法電路任一時(shí)刻的輸出狀態(tài)只決定于該時(shí)刻各輸入狀態(tài)的組合，而與電路的原狀態(tài)無(wú)關(guān)——組合邏輯電路。組合邏輯電路的分析，就是根據(jù)已知的組合邏輯電路，找出輸出信號(hào)與輸入信號(hào)間的關(guān)系，并確定其邏輯功能。1、組合邏輯電路分析的一般步驟（1）根據(jù)給定邏輯電路圖，從輸入到輸出逐級(jí)寫出輸出邏輯函數(shù)式。（2）整理化簡(jiǎn)邏輯函數(shù)。（3）列出邏輯函數(shù)的真值表。（4）分析真值表，確定電路的邏輯功能。

2、分析舉例例組合電路如左圖所示，試分析其邏輯功能。解：（1）由邏輯圖逐級(jí)寫出邏輯表達(dá)式（2）化簡(jiǎn)與變換：（3）由表達(dá)式列出真值表；（4）分析邏輯功能。二、組合邏輯電路的設(shè)計(jì)方法組合邏輯電路的設(shè)計(jì)，就是根據(jù)給定的實(shí)際問題，求出能實(shí)現(xiàn)這一邏輯要求的最簡(jiǎn)（或最合理）邏輯電路

1．設(shè)計(jì)的一般步驟（1）分析設(shè)計(jì)要求，找出變量及函數(shù)并進(jìn)行邏輯賦值。（2）列出真值表。（3）由真值表求出邏輯函數(shù)表達(dá)式。（4）化簡(jiǎn)邏輯函數(shù)。（5）根據(jù)最簡(jiǎn)（或最合理）表達(dá)式，畫出相應(yīng)的邏輯圖。2．設(shè)計(jì)舉例例在舉重比賽中，有一名主裁判和兩名副裁判。當(dāng)兩名以上裁判（必須包括主裁判在內(nèi)）認(rèn)為運(yùn)動(dòng)員上舉杠鈴合格，按動(dòng)電鈕，裁決合格信號(hào)燈才亮。試用與非門設(shè)計(jì)該電路。解：設(shè)主裁判為變量A，副裁判分別為B和C；按下電鈕為1，不按為0。表示成功與否的燈為Y，合格為1，否則為0。（1）根據(jù)邏輯要求列出真值表，（2）由真值表寫出表達(dá)式，（3）化簡(jiǎn)邏輯函數(shù)（用公式法或卡諾圖法），（4）畫出邏輯電路圖

＆＆＆ABACY【例12-3】比較器是控制設(shè)備中經(jīng)常采用的電路。大小比較器是用來(lái)比較兩數(shù)大小的電路，試設(shè)計(jì)一個(gè)一位二進(jìn)制數(shù)的大小比較器。解：⑴分析實(shí)際問題，確定邏輯變量，進(jìn)行邏輯賦值。該問題的輸入變量只有二個(gè)，即兩個(gè)一位二進(jìn)制數(shù)，設(shè)它們?yōu)锳、B，并設(shè)定邏輯賦值與其數(shù)值相同。輸出變量要體現(xiàn)三種情況，即A＞B、A＜B和A=B，可以設(shè)定三個(gè)輸出變量。也可以設(shè)定兩個(gè)輸出變量，用它們的三種組合來(lái)表示以上三種情況。設(shè)輸出為X、Y，并用XY=10表示A＞B，XY=01表示A＜B，XY=11表示A=B。⑵根據(jù)實(shí)際問題列真值表

⑶由真值表寫邏輯函數(shù)式，并化簡(jiǎn)⑷畫出實(shí)現(xiàn)X、Y的邏輯圖ABXY0011010110111101真值表邏輯函數(shù)表達(dá)式邏輯圖第四節(jié)集成組合邏輯部件編碼器譯碼器加法器數(shù)據(jù)選擇器數(shù)據(jù)分配器數(shù)值比較器MediumScaleIntegratedCircuits中規(guī)模數(shù)字集成電路常見組合邏輯電路是指能夠完成一定邏輯功能的電路，生產(chǎn)廠家專門為這種需求設(shè)計(jì)出了集成電路一、譯碼器譯碼器是實(shí)現(xiàn)譯碼的組合邏輯電路。所謂譯碼就是要把輸入變量組合代碼所表示的含義翻譯成相應(yīng)的輸出信號(hào)。

（一）二進(jìn)制譯碼器將輸入二進(jìn)制代碼譯成相應(yīng)輸出信號(hào)的電路，稱為二進(jìn)制譯碼器。常見的二進(jìn)制譯碼器有：線—4線譯碼器、3線—8線譯碼器、4線—16線譯碼器右上圖是一種3線－8線譯碼器74LS138的管腳排列圖，下一張是它的內(nèi)部邏輯圖，其功能表見功能表。輸入端輸出端使能選擇G1CBA×0111111111×00000000××00001111××00110011××010101011101111111111011111111110111111111101111111111011111111110111111111101111111111074LS138的功能表（二）顯示譯碼器專門用來(lái)驅(qū)動(dòng)數(shù)碼顯示器件工作的譯碼器稱為顯示譯碼器1、數(shù)字顯示器件用來(lái)顯示數(shù)字、文字或圖形符號(hào)一類器件的總稱顯示方式分段式字形重疊式點(diǎn)矩陣式發(fā)光材料半導(dǎo)體顯示器（LED）液晶顯示器(LCD)熒光顯示器輝光顯示器分段式半導(dǎo)體數(shù)碼顯示器（數(shù)碼管）。這種數(shù)碼管由七段發(fā)光材料構(gòu)成，每一段實(shí)際上是一個(gè)發(fā)光二極管LED，它的發(fā)光機(jī)理是該段LED加正向電壓導(dǎo)通而發(fā)光，加反向電壓或零偏截止而不發(fā)光。七段顯示LED數(shù)碼管有共陰極和共陽(yáng)極兩種接法的產(chǎn)品

(a)共陰極接法 (b)共陽(yáng)極接法2、顯示譯碼器作為專門驅(qū)動(dòng)數(shù)碼管工作的譯碼器與二進(jìn)制譯碼器的區(qū)別是：對(duì)于一個(gè)特定的代碼輸入，七個(gè)輸出端可能同時(shí)有多個(gè)輸出端有信號(hào)輸出。74LS48是一種BCD－7段字型顯示（共陰極）的譯碼器/驅(qū)動(dòng)器。十進(jìn)制數(shù)輸入端輸出端顯示012345678911111111111××××××××000000001100001111000011001100010101010111111111111011011111111110011111011111111011011011101000101010001110110011111011101112131415111111×××××111111001111110011010101111111000100001000010000110110100010001110111110×10×0××0××0××0××0×001001001001001001001001abcdefgDCBA二、編碼器賦予一個(gè)二進(jìn)制代碼以特定的含義的過(guò)程稱作編碼，實(shí)現(xiàn)編碼的電路稱為編碼器。(一)10線－4線8421碼編碼器8421編碼器有10個(gè)輸入端，4個(gè)輸出端，它能把十進(jìn)制數(shù)轉(zhuǎn)換為8421BCD碼。這種電路可視為計(jì)算鍵盤上輸入數(shù)字的方式。如輸入鍵符9，編碼器輸出為1001，然后通過(guò)譯碼顯示9。

74LS147是一集成的10線－4線編碼器。其管腳排列圖如右圖所示。輸入端輸出端1××××××××01×××××××011××××××0111×××××01111××××011111×××0111111××01111111×0111111110111111