數(shù)字電子技術(shù)TTL集成邏輯門

三.三 TTL集成邏輯門分立元件構(gòu)造門電路地問題二極管構(gòu)成地與門能級聯(lián)嗎？零一&一&一？&五V零.七V一.四V二.一V三極管非門RLoad結(jié)論:Vout取決于外接負載地大小Vout并非精確地零V與五V分立元件構(gòu)造門電路地問題三極管非門分立元件構(gòu)造門電路地問題晶體管截止Vout=一希望Rc很小使Vout接近五V晶體管導通Vout=零希望Rc很大限制集電極電流Rc可變？TTL反相器Q四代替RcT四飽與時,T三截止（相當于Rc大電阻）T四截止時,T三飽與（相當于Rc小電阻）當一個晶體管導通時,另一個晶體管截止T三與T四地組合稱為推挽式電路（圖騰柱電路）（Transistor—TransistorLogic）一,電路組成及工作原理+VCC(五V)R一uIuo四kAD一T一T二T三T四DR二一.六kR三一kR四一三零Y輸入級間級輸出級D一—保護二極管避免T一承受過大地反向電壓當uI<-零.五~-零.七V時,D一導通,uI被鉗制在-零.五~-零.七V,不可能繼續(xù)下降。一.電路組成因為D一只起保護作用,不參加邏輯判斷,為了便于分析,今后在有些電路將省去。TTL反相器思考題Vi=三.六V與零.三V,求Vb一,Vb二與Vb四Vb四Vb一D一D二D四D三Vb二二.工作原理+VCC(五V)R一uIuo四kAT一T二T三T四DR二一.六kR三一kR四一三零YT二地基極電壓零.三伏無法使T二與T四地發(fā)射結(jié)導通T二,T四截止RL拉電流T三,D導通零V三.六V零V零.七V負載地等效電阻五V因為所以①五伏電源電壓通過R二全部加在T三基極上T三飽與T一飽與零.三V+VCC(五V)R一uIuo四kAT一T二T三T四DR二一.六kR三一kR四一三零YuE>uB>uC,即發(fā)射結(jié)反偏集電結(jié)正偏四.三V三.六V一.四V零.七V二.一V②T一倒置放大狀態(tài)T二飽與T四飽與導通一V零.三uI/VuO/V零三.六三.六零.三則所以零.三VT三,D均截止二.工作原理+VCC+五VR一四kAD二T一T二T三T四DR二一.六kR三一kR四一三零Y輸入級間級輸出級D一BT一—多發(fā)射極三極管e一e二bc等效電路:一.A,B只要有一個為零零.三V一VT二,T四截止五VT三,D導通三.六VTTL與非門與或非門電路一,TTL與非門二.A,B均為一理論:實際:T二,T四導通T三,D截止uO=UCES四≤零.三V三.六V三.六V零.七V一V零.三V四.三V三.六V三.六V四.三V二.一VRL+VCC零.七V一V零.三V整理結(jié)果:一一一零ABY零零零一一零一一與非門AB&二,TTL或非門iB一+VCC+五VR一AD一T一T二T三T四DR二R三R四YR一BD一T一T二iB一輸入級間級輸出級一.A,B只要有一個為一T二,T四飽與T三,D截止uO=零.三V,Y=零五V二.一V一V一V一V零.三V三.六V二.A,B均為零iB一,iB一分別流入T一,T一地發(fā)射極T二,T二均截止則T四截止T三,D導通三.六V零.三V零.三V零.三V整理結(jié)果:一零零零ABY零零零一一零一一或非門AB≥一其它邏輯門原理相似。TTL門特征一,TTL門有效邏輯電與噪聲容限輸入端噪聲容限uIuO一G一G二一輸出高電典型值=三.六V輸出低電典型值=零.三V輸入高電典型值=三.六V輸入低電典型值=零.三VUNH—允許疊加地負向噪聲電壓地最大值G二輸入高電時地噪聲容限:UNL—允許疊加地正向噪聲電壓地最大值G二輸入低電時地噪聲容限:二,關(guān)門電阻ROFF與開門電阻RONRp/零二六四一二Vi/VRonRoff關(guān)門電阻Roff:輸入邏輯狀態(tài)相當于零,對應(yīng)地Rp邊界值一.四V零.七V開門電阻Ron:輸入邏輯狀態(tài)相當于一,對應(yīng)地Rp邊界值TTL門特征三,傳輸延遲時間一uIuO五零%Uom五零%UimtuI零tuO零UimUomtPHL—輸出電壓由高到低時地傳輸延遲時間。tpd—均傳輸延遲時間tPLH—輸出電壓由低到高時地傳輸延遲時間。tPHLtPLH典型值:tPHL=八ns,tPLH=一二ns最大值:tPHL=一五ns,tPLH=二二nsTTL門特征用與非門地傳輸時間來說明每個與非門輸出端波形四,負載能力分析負載:指門電路輸出端所接地其它電路灌電流負載:負載電流從后級門注入前級門地輸出管。拉電流負載:負載電流從前級門流出,入后級門。NO:扇出系數(shù),表示能夠驅(qū)動同類門地數(shù)目NI:扇入系數(shù),表示門電路允許地輸入端地數(shù)目,《八個TTL門特征一,灌電流四,負載能力分析IOL(max)有什么限制嗎？IoL(max)IC四T四飽與深度破壞了Ib*β>Ic飽與條件T四脫離飽與區(qū)VO驅(qū)動門地邏輯電遭遇破壞(低電升高)結(jié)論:對IoL(max)有一定得限制研究灌電流負載,特別注意:一,灌電流四,負載能力分析IiL如何計算？一,灌電流與非門某輸入端為低電多個輸入端連在一起為低電,流出與非門地電流總為IiL四,負載能力分析-IoLIiL一,灌電流四,負載能力分析一,灌電流四,負載能力分析二,拉電流四,負載能力分析與非門某輸入端為高電流入與非門地電流總為三IiH有m個輸入端,則總電流為mIiH二,拉電流四,負載能力分析IoHIiH二,拉電流四,負載能力分析扇出系數(shù)N取NL與NH值更小者結(jié)論:二,拉電流四,負載能力分析TTL門特征五,功率損耗（功耗）IC地功耗=芯片電源端（Vcc到地）提供地總功率ICCH:輸出高電時地供電電流ICCL:輸出低電時地供電電流（高低電占空比五零%）TTL門特征六,功耗延時乘積降低功耗與提高門地開關(guān)速度是矛盾M越大,器件能越差M:衡量門品質(zhì)地重要指標TTL集電極開路門與三態(tài)門一,集電極開路門—OC門(OpenCollectorGate)行嗎?結(jié)論:普通TTL門輸出端不能連在一起+VCC+五VR一AD二T一T二T四R二R三YD一B一.電路組成及符號:+VCCRC外接YAB&+VCCRCOC門需要外接負載電阻與電源才能正常工作。二.OC門地主要特點:可以線與連接VCC根據(jù)電路需要行選擇TTL集電極開路門與三態(tài)門一,集電極開路門—OC門(OpenCollectorGate)線與連接舉例:+VCCAT一T二T四Y一B+VCCCT一T二T四Y二D+VCCRL+VCCRLY一AB&G一Y二CD&G二線與YYOC門外接負載電阻RL地確定設(shè)將n個OC門地輸出端并聯(lián)（線與）,負載是m個TTL與非門地輸入端。當所有OC門同時截止時,輸出為高電流過RL地電流為:nIoH+mIiHIoH為各OC門輸出三極管截止時地漏電流IiH為負載門每個輸入端地高電輸入電流為保證輸出高電不低于VoH,則OC門外接負載電阻RL地確定設(shè)將n個OC門地輸出端并聯(lián)（線與）,負載時m’個TTL與非門。當所有OC門只有一個導通時,輸出為低電流過RL地電流為:IoL-m’IiLIoL為導通地OC門地低電輸出電流IiL為每個負載門地低電輸入電流這時負載電流全部流入導通地OC門,該電流不能超過此OC門地低電輸出電流地最大值IoL(max),并保證輸出地低電不高于VoL,則OC門總線應(yīng)用舉例:結(jié)論:總線上同一時刻只有一個門地輸出有效OC門其它應(yīng)用舉例:OC門有更高地電流吸收能力,驅(qū)動LED負載地高電流需求適合驅(qū)動要求較高電流地外部負載,如:LED顯示屏,燈泡,繼電器等二,輸出三態(tài)門–TSL門(Three-StateLogic)(一)電路組成一.電路組成及其工作原理+VCC+五VR一AT一T二T三T四DR二R三R四YB一D三使能端②使能端高電有效一ENYA&BENYA&BENEN①使能端低電有效以使能端低電有效為例:（二）工作原理PQP=一（高電）電路處于正常工作狀態(tài):D三截止,（Y=零或一）+VCC+五VR一AT一T二T三T四DR二R三R四YB一D三P=零(低電)D三導通T二,T四截止uQ≤一VT三,D截止輸出端與上,下均斷開—高阻態(tài)(浮置),記做Y=Z使能端可能輸出狀態(tài):零,一或高阻態(tài)二.應(yīng)用舉例:(一)用做多路開關(guān)YA一一EN一ENA二一G一G二使能端一零禁止使能零一使能禁止禁止使能A一一EN一ENA二一G一G二零一(二)用于信號雙向傳輸一零使能禁止二.應(yīng)用舉例:二.應(yīng)用舉例:(三)構(gòu)成數(shù)據(jù)總線EN一EN一EN一…