數(shù)字電子技術(shù)時序邏輯電路的基本概念_第1頁
數(shù)字電子技術(shù)時序邏輯電路的基本概念_第2頁
數(shù)字電子技術(shù)時序邏輯電路的基本概念_第3頁
數(shù)字電子技術(shù)時序邏輯電路的基本概念_第4頁
數(shù)字電子技術(shù)時序邏輯電路的基本概念_第5頁
已閱讀5頁，還剩1頁未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

六.一 時序邏輯電路地基本概念一,時序電路地特點(diǎn)一.邏輯功能特點(diǎn)任何時刻電路地輸出,不僅與該時刻地輸入信號有關(guān),而且還取決于電路原來地狀態(tài)。二.電路組成特點(diǎn)(一)與時間因素(CP)有關(guān);(二)含有記憶地元件(觸發(fā)器)。二,時序邏輯電路分類三.按邏輯功能劃分:計數(shù)器,寄存器,讀/寫存儲器,順序脈沖發(fā)生器等。一.按電路觸發(fā)器地觸發(fā)時間劃分:同步時序電路觸發(fā)器用一個時鐘CP,要更新狀態(tài)地觸發(fā)器同時翻轉(zhuǎn)。異步時序電路電路所有觸發(fā)器沒有用一個CP。二.按電路輸出地控制方式劃分:Moore型Mealy型存儲電路Y(tn)輸出ZQX(tn)輸入組合電路CPY(tn)輸出CPX(tn)輸入存儲電路組合電路組合電路三,時序電路地基本結(jié)構(gòu)存儲電路需要有,組合電路不一定有觸發(fā)器狀態(tài)輸出信號Qn,Qn+一輸入信號X激勵信號Z組合電路部分輸出信號Y均為向量四,時序電路地描述方法一,邏輯表達(dá)式時序電路地輸出方程觸發(fā)器地驅(qū)動（激勵）方程觸發(fā)器地次態(tài)（狀態(tài)）方程觸發(fā)器地時鐘方程同步時序電路地時鐘方程只有一個異步時序電路地時鐘方程為兩個或兩個以上四,時序電路地描述方法二,狀態(tài)轉(zhuǎn)換表以表格形式體現(xiàn)了時序電路地輸出,觸發(fā)器地次態(tài)與輸入信號,觸發(fā)器初態(tài)之間地邏輯關(guān)系三,狀態(tài)轉(zhuǎn)換圖以拓?fù)湫问浇o出了時序電路全部輸出狀態(tài)之間地轉(zhuǎn)換關(guān)系四,時序波形圖

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論