臺(tái)積電先進(jìn)制程規(guī)劃及相關(guān)供應(yīng)鏈 福邦投顧研究部202410

臺(tái)積電先進(jìn)製程規(guī)劃及相關(guān)供應(yīng)鏈福邦投顧研究部2024.10結(jié)論結(jié)論圓代工產(chǎn)能64%。n臺(tái)積電為晶圓代工之領(lǐng)導(dǎo)廠商，並持續(xù)擴(kuò)大海外產(chǎn)能日(/美/歐)、開發(fā)新製程n臺(tái)積電營(yíng)收約有10%來(lái)自先進(jìn)封裝，預(yù)計(jì)每年花費(fèi)30億美元投資於先進(jìn)封裝產(chǎn)底前產(chǎn)能仍無(wú)法滿足市場(chǎng)需求。廠商在後段製程上具備一定的自主研發(fā)能力，預(yù)期隨著臺(tái)積電在先進(jìn)製程、封裝技術(shù)上的發(fā)展，加上臺(tái)積電近來(lái)年積極推動(dòng)在地化供應(yīng)鏈，帶動(dòng)相關(guān)設(shè)備廠商營(yíng)運(yùn)大幅成長(zhǎng)。n相關(guān)個(gè)股22目錄目錄4 二臺(tái)積電為先進(jìn)製程領(lǐng)導(dǎo)廠商8 四臺(tái)積電先進(jìn)封裝商機(jī)23四四相關(guān)個(gè)股整理4333整體晶圓代工之產(chǎn)能利用率仍處?kù)兜蜋n整體晶圓代工之產(chǎn)能利用率仍處?kù)兜蜋n?晶圓代工之產(chǎn)能利用率自4Q22起下滑，因經(jīng)濟(jì)疲軟因素，消費(fèi)性產(chǎn)品(手機(jī)、電腦、筆電)需求惡化，故自4Q22庫(kù)存調(diào)整至4Q23，產(chǎn)能利用率下滑至60-70%區(qū)間。?觀察晶圓代工產(chǎn)值變化，自2022年達(dá)1,310億美元高峰後，2023年進(jìn)行庫(kù)存調(diào)整，2024年重回復(fù)甦軌道，2024-27年晶圓代工產(chǎn)值年複合成長(zhǎng)率約6.6%。?2024-27年ASP平均年增低個(gè)位數(shù)，主要中美貿(mào)易戰(zhàn)下，中國(guó)晶圓代工廠商擴(kuò)大成熟製程晶圓產(chǎn)能，整體產(chǎn)能利用率未達(dá)90%以上之水準(zhǔn)；出貨量平均年增約一成，隨市場(chǎng)需求復(fù)甦而成長(zhǎng)。圖1、晶圓代工存貨及產(chǎn)能利用率變化圖2、晶圓代工產(chǎn)值、ASP、出貨量CAGR6.6%【僅供內(nèi)部教育訓(xùn)練使用，嚴(yán)禁外流】【僅供內(nèi)部教育訓(xùn)練使用，嚴(yán)禁外流】資料來(lái)源：SEMI、Gartner、福邦投顧整理預(yù)估5全球半導(dǎo)體產(chǎn)業(yè)中以先進(jìn)製程庫(kù)存狀況最佳，需求最強(qiáng)全球半導(dǎo)體產(chǎn)業(yè)中以先進(jìn)製程庫(kù)存狀況最佳，需求最強(qiáng)?隨電子產(chǎn)品銷售增加、半導(dǎo)體產(chǎn)能增加，帶動(dòng)全球半導(dǎo)體庫(kù)存穩(wěn)定增加，據(jù)統(tǒng)計(jì)，目前平均庫(kù)存周轉(zhuǎn)天數(shù)為88天。?因全球通膨居高不下、各國(guó)升息政策，造成電子終端市場(chǎng)需求趨緩，JPMorgan(JPM-US)1Q24報(bào)告指出自2H22起全球電子產(chǎn)品進(jìn)入庫(kù)存調(diào)整期至2H24。?2024年隨AI需求、非AI(LDD需求預(yù)計(jì)於2H24落底反彈，帶動(dòng)2024年全球半導(dǎo)體產(chǎn)業(yè)庫(kù)存回補(bǔ)動(dòng)能。?在先進(jìn)製程方面，因臺(tái)積電掌握AI晶片市場(chǎng)領(lǐng)導(dǎo)地位、先進(jìn)製程產(chǎn)品定價(jià)能力，帶動(dòng)毛利率、產(chǎn)能利用率提升，加上先進(jìn)製程庫(kù)存天數(shù)持續(xù)降低，扮演全球晶圓代工的火車頭。圖3、全球半導(dǎo)體庫(kù)存變化圖4、先進(jìn)製程產(chǎn)業(yè)庫(kù)存變化參考資料：臺(tái)灣、美國(guó)、日本、歐洲主要半導(dǎo)體公司庫(kù)存參考資料：臺(tái)積電庫(kù)存【僅供內(nèi)部教育訓(xùn)練使用，嚴(yán)禁外流】【僅供內(nèi)部教育訓(xùn)練使用，嚴(yán)禁外流】資料來(lái)源：各公司資訊、InternationalBusinessStrategies(IBS)、福邦投顧整理6?先進(jìn)製程需求，主要來(lái)自HPC、AI伺服器、智慧型消費(fèi)裝置等應(yīng)用，因該應(yīng)用對(duì)晶片運(yùn)算能力要求高，優(yōu)先採(cǎi)用先進(jìn)製程生產(chǎn)之。?因市場(chǎng)需求帶動(dòng)7奈米以下出貨量成長(zhǎng)，2022-26年CAGR約27%，7奈米以下先進(jìn)製程滲透率持續(xù)提升，預(yù)計(jì)至2025年提升至總晶圓代工產(chǎn)能之64%。?根據(jù)臺(tái)積電(2330TT)2Q24法說(shuō)會(huì)資訊，7奈米以下製程別營(yíng)收佔(zhàn)比67%；營(yíng)收規(guī)模達(dá)4,513億元。?臺(tái)積電2Q24HPC相關(guān)營(yíng)收佔(zhàn)比52%，營(yíng)收規(guī)模達(dá)3,502億元。AIGPU及ASIC年出貨量遞增，預(yù)計(jì)2022-26年CAGR為42%，出貨量自2022年4,525千個(gè)成長(zhǎng)至2026年18,148千個(gè)，市場(chǎng)對(duì)於AI相關(guān)需求強(qiáng)勁。圖5、臺(tái)積電2Q24應(yīng)用別(%)圖6、AIGPU及ASIC出貨量單(位：千個(gè))【僅供內(nèi)部教育訓(xùn)練使用，嚴(yán)禁外流】【僅供內(nèi)部教育訓(xùn)練使用，嚴(yán)禁外流】資料來(lái)源：Gartner、福邦投顧整理7臺(tái)積電為先進(jìn)製程領(lǐng)導(dǎo)廠商各大晶圓代工廠之製程競(jìng)爭(zhēng)無(wú)止盡各大晶圓代工廠之製程競(jìng)爭(zhēng)無(wú)止盡?自2022年3奈米起，臺(tái)積電為多家企業(yè)之獨(dú)家供應(yīng)商，如：Apple、Qualcomm、Nvidia、AMD，3奈米供不應(yīng)求主因，為全球AI伺服器需求增加、iPhone16系列配備AI功能。?臺(tái)積電先進(jìn)製程技術(shù)，領(lǐng)先晶圓代工同業(yè)至少3年以上時(shí)間：n2024年9月，Intel自家ArrowLake處理器放棄採(cǎi)用自家製程(20A)，將採(cǎi)用臺(tái)積電N3家族製程技術(shù)。n2024年9月，三星於SemiconTaiwan2024論壇表示，未來(lái)將與臺(tái)積電共同研發(fā)HBM4之第六代HBM技術(shù)，而不採(cǎi)用自家三星晶圓製程技術(shù)。20162017201820192020202120222023202420252026202720292031TSMCN16FFN10/12N7N7+N5/6N5PN4/3N3P、N3XN2GAAN2PGAAA14GAAA10GAAA7GAASamsungN14FFN10/12N8N7N5/6N43GAE3GAPSF2SF2PSF1.4IntelN1420A/18A14A-EUMCN14FFN22GFSN22FDSOIN12FFN12FDSOISMICN14FFN12FFN8、N10FF【僅供內(nèi)部教育訓(xùn)練使用，嚴(yán)禁外流】【僅供內(nèi)部教育訓(xùn)練使用，嚴(yán)禁外流】資料來(lái)源：各公司資訊、SemiconTaiwan2024、福邦投顧整理9臺(tái)積電領(lǐng)導(dǎo)先進(jìn)製程技術(shù)，預(yù)計(jì)臺(tái)積電領(lǐng)導(dǎo)先進(jìn)製程技術(shù)，預(yù)計(jì)2025年進(jìn)入2奈米時(shí)代?因應(yīng)高速運(yùn)算(HighPerformanceComputing,HPC)之需求，三大先進(jìn)製程代工廠臺(tái)(積電、Samsung、Intel)持續(xù)推進(jìn)製程節(jié)點(diǎn)升級(jí)，預(yù)計(jì)2024-25年開始量產(chǎn)2奈米製程，並於2027年進(jìn)入1.4奈米之領(lǐng)域。?IBS機(jī)構(gòu)分析，2奈米製程成本將比3奈米高50%以上，2奈米晶圓價(jià)格將至30,000美元,以iPhoneAP製造成本為例，將自N3的50美元上漲至N2的85美元，漲幅達(dá)70%。?IBS機(jī)構(gòu)預(yù)估：建造一座月產(chǎn)能5萬(wàn)片2奈米晶圓廠，所需成本約280億美元，同樣產(chǎn)能之3奈米晶圓廠，所需成本約200億美元，主要增加成本來(lái)自ASMLEUV設(shè)備數(shù)量增加。表2、三大先進(jìn)製程代工廠量產(chǎn)時(shí)程臺(tái)積電5奈米(N5)臺(tái)積電7奈米(N7)臺(tái)積電5奈米(N5)臺(tái)積電7奈米(N7)臺(tái)積電2奈米(N2)臺(tái)積電1.4奈米(A14)臺(tái)積電3奈米(N3)Intel1010奈米Intel77奈米Intel33奈米Intel20/18A2/1.8Intel1010奈米Intel77奈米Intel33奈米Intel20/18A2/1.8奈米SamsungSamsung7奈米(N7)Samsung5奈米(N5)Samsung3奈米(3GAE)Intel14A1.4奈米Samsung2奈米(SF2)【僅供內(nèi)部教育訓(xùn)練使用，嚴(yán)禁外流】【僅供內(nèi)部教育訓(xùn)練使用，嚴(yán)禁外流】資料來(lái)源：各公司資訊、InternationalBusinessStrategies(IBS)、福邦投顧整理10臺(tái)積電最新之先進(jìn)製程技術(shù)演進(jìn)臺(tái)積電最新之先進(jìn)製程技術(shù)演進(jìn)(2/3nm)摩爾定律(Moore’sLaw)：說(shuō)明晶片上電晶體，每18個(gè)月將增加1倍，等於性能每2年翻倍。?臺(tái)積電N3製程一共衍生4種製造工藝，分別為N3E、N3P、N3S、N3X，皆採(cǎi)用FinFET技術(shù)生產(chǎn)，允許客戶針對(duì)性能、功耗、面積目標(biāo)等需求，客製化設(shè)計(jì)最優(yōu)配置。?臺(tái)積電N2製程採(cǎi)用GAA(Gate-All-Around)技術(shù)，稱為「NanosheetFET」，與競(jìng)爭(zhēng)對(duì)手三星(GAAFET)、Intel(RibbonFET)使用技術(shù)差不多，預(yù)計(jì)最早於2025年開始量產(chǎn)。?資本支出：一座月產(chǎn)能5萬(wàn)片的晶圓廠，N2成本約280億美元、N3成本約200億美元。圖7、MOSFET、FinFET、GAA技術(shù)比較【僅供內(nèi)部教育訓(xùn)練使用，嚴(yán)禁外流】【僅供內(nèi)部教育訓(xùn)練使用，嚴(yán)禁外流】資料來(lái)源：臺(tái)積電、福邦投顧整理11臺(tái)積電先進(jìn)製程生產(chǎn)技術(shù)差異臺(tái)積電先進(jìn)製程生產(chǎn)技術(shù)差異GAA及FinFET主要技術(shù)差異：?臺(tái)積電N2製程比N3製程，速度快上10-15%、功耗降低25-30%、電晶體密度增加1.15倍。?GAA降低電壓(0.75V->0.7V)來(lái)提高功率、效率。?GAA調(diào)整通道寬度，增加面積驅(qū)動(dòng)電流增強(qiáng)效能。?以臺(tái)積電一片12吋晶圓售價(jià)而言，N710,000美元、N320,000美元、N230,000美元。圖8、N2與N3E性能比較圖9、臺(tái)積電製程單價(jià)(美元)+50%+50%附註：GAA(Gate-All-Around)為閘極環(huán)繞式電晶體、FinFET為鰭式電晶體【僅供內(nèi)部教育訓(xùn)練使用，嚴(yán)禁外流】【僅供內(nèi)部教育訓(xùn)練使用，嚴(yán)禁外流】資料來(lái)源：臺(tái)積電、Digitimes、福邦投顧整理預(yù)估12臺(tái)積電未來(lái)先進(jìn)製程技術(shù)演進(jìn)臺(tái)積電未來(lái)先進(jìn)製程技術(shù)演進(jìn)(奈米時(shí)代進(jìn)入埃米時(shí)代)根據(jù)IMEC機(jī)構(gòu)所敘之藍(lán)圖：?GAA技術(shù)將被使用於N2、A14、A10、A7?自A5製程節(jié)點(diǎn)起，開始使用CFET技術(shù)，透過(guò)電晶體垂直堆疊，達(dá)到尺寸微縮目的。?臺(tái)積電將於2026年量產(chǎn)1.6奈米之A16製程，正式進(jìn)入埃米時(shí)代(Angstrom)。?臺(tái)積電A16製程將結(jié)合超級(jí)電軌(SuperPowerRail)與奈米片電晶體，透過(guò)超級(jí)電軌將電網(wǎng)移至晶圓背面，釋出更多訊號(hào)網(wǎng)路空間，提升邏輯密度與效能。?臺(tái)積電A16製程相比N2製程，速度增加8-10%、功耗降低15-20%、晶片密度提高1.1倍。圖10、IMEC預(yù)估未來(lái)製程技術(shù)(2018-2036)圖11、臺(tái)積電製程技術(shù)藍(lán)圖(2018-2027)附註1：CFET(ComplementaryFieldEffectTransistor)為互補(bǔ)式堆疊電晶體附註2：1埃米等於10奈米【僅供內(nèi)部教育訓(xùn)練使用，嚴(yán)禁外流】【僅供內(nèi)部教育訓(xùn)練使用，嚴(yán)禁外流】資料來(lái)源：臺(tái)積電、IMEC、福邦投顧整理13臺(tái)積電為全球晶圓代工產(chǎn)業(yè)之領(lǐng)導(dǎo)廠商，市佔(zhàn)率達(dá)臺(tái)積電為全球晶圓代工產(chǎn)業(yè)之領(lǐng)導(dǎo)廠商，市佔(zhàn)率達(dá)6成?臺(tái)積電於晶圓代工市場(chǎng)位居領(lǐng)導(dǎo)廠商，2023年市佔(zhàn)率59%；研究員預(yù)估2024年市佔(zhàn)率可達(dá)?2024年臺(tái)積電市佔(zhàn)率提升，主要?jiǎng)幽転椋?1)AI對(duì)GPU需求強(qiáng)進(jìn)(2)N3製程除三星LSI事業(yè)部及一家中國(guó)虛擬貨幣晶片公司外，皆為臺(tái)積電客戶；2Q24N3製程營(yíng)收佔(zhàn)比達(dá)15%；2Q24毛利率53.17%，長(zhǎng)期目標(biāo)維持53%以上之水準(zhǔn)。圖12、晶圓代工市佔(zhàn)率(年度)【僅供內(nèi)部教育訓(xùn)練使用，嚴(yán)禁外流】【僅供內(nèi)部教育訓(xùn)練使用，嚴(yán)禁外流】資料來(lái)源：TrendForce、IEK、福邦投顧整理預(yù)估14臺(tái)積電先進(jìn)製程之全球布局臺(tái)積電先進(jìn)製程之全球布局臺(tái)積電新設(shè)海外據(jù)點(diǎn)?日本JASM|熊本：一廠(12/16/22/28nm)月產(chǎn)能5.5萬(wàn)片、二廠(12nm以下)月產(chǎn)能6萬(wàn)片、預(yù)計(jì)興建三廠(規(guī)劃中)?歐洲ESMC|德國(guó)：臺(tái)積電第一座歐洲12吋廠，生產(chǎn)(12/16/22/28nm)月產(chǎn)能4萬(wàn)片 ,主要為車用晶片需求。以持股比例而言，臺(tái)積電70%、NXP10%?美國(guó)亞|利桑那：一廠(4/5nm)月產(chǎn)能2萬(wàn)片、二廠(3/2nm)月產(chǎn)能3萬(wàn)片圖13、臺(tái)積電全球新布局臺(tái)積電臺(tái)積電|熊本晶圓廠(23)?一廠：12/16/22/28奈米，預(yù)計(jì)4Q24量產(chǎn)?二廠：6/7奈米，預(yù)計(jì)2027年開始量產(chǎn)竹科廠|全球研發(fā)中心?0.45微米以上(2)?0.15-0.5微米(3)?0.11-0.18微米(5)?0.11-0.25微米(8)?3奈米-0.25微米(12)?2奈米(規(guī)劃中)中科廠?6/7/10/22/28奈米(15)?2奈米(規(guī)劃中)嘉科 高雄?0.11-0.18微米(6)?12奈米-0.13微米(14)?3-5奈米(18)?CoWoS先進(jìn)封裝臺(tái)積電亞|利桑那晶圓廠(21) ?一期：4/5奈米，預(yù)計(jì)1H25量產(chǎn)?二期：2/3奈米，預(yù)計(jì)2028年量產(chǎn)?三期：2奈米o(hù)r埃米製程臺(tái)積電|德勒斯登晶圓廠 ?一廠：12/16/22/28奈米，預(yù)計(jì)2027年開始量產(chǎn)嘉科廠?CoWoS先進(jìn)封裝因挖到遺跡停工高雄廠(22)?2奈米，預(yù)計(jì)2025年量產(chǎn)中科d竹科【僅供內(nèi)部教育訓(xùn)練使用，嚴(yán)禁外流】【僅供內(nèi)部教育訓(xùn)練使用，嚴(yán)禁外流】資料來(lái)源：臺(tái)積電、福邦投顧整理15臺(tái)積電先進(jìn)製程廠房配置臺(tái)積電先進(jìn)製程廠房配置表3、臺(tái)積電臺(tái)灣先進(jìn)製程廠房及技術(shù)廠房位置N28/22/16/12N7N4/5N3N2/1.4現(xiàn)況Fab15臺(tái)中VV使用Fab16南京V使用Fab18臺(tái)南VV使用Fab20新竹V預(yù)計(jì)2H25使用Fab21亞利桑那VVVFab22高雄V預(yù)計(jì)2H25使用Fab23熊本V預(yù)計(jì)2H24使用未定臺(tái)中V預(yù)計(jì)2027使用未定龍?zhí)禫未定未定德國(guó)V預(yù)計(jì)2027使用【僅供內(nèi)部教育訓(xùn)練使用，嚴(yán)禁外流】【僅供內(nèi)部教育訓(xùn)練使用，嚴(yán)禁外流】資料來(lái)源：Gartner、福邦投顧整理預(yù)估16臺(tái)積電先進(jìn)封裝廠房配置臺(tái)積電先進(jìn)封裝廠房配置表4、臺(tái)積電臺(tái)灣先進(jìn)封裝廠房及技術(shù)廠房位置BumpingInFOCoW-S/LoSSoIC現(xiàn)況AP1(RD)VVV新竹新竹V使用AP2(B)臺(tái)南V使用AP2(C)臺(tái)南臺(tái)南V建造中AP3龍?zhí)禫V使用AP5VVV臺(tái)中臺(tái)中預(yù)計(jì)4Q24使用AP6竹南VVV使用AP7(P1)V嘉義V因挖掘遺跡而停工AP7(P2)嘉義V預(yù)計(jì)2026年完工AP8臺(tái)南群(創(chuàng)廠)VV預(yù)計(jì)4Q25生產(chǎn)CoW-S補(bǔ)充：臺(tái)積電以171.4億元購(gòu)入群創(chuàng)光電(3481TT)南科四廠5.5代廠，主要用於擴(kuò)充CoWoS-S產(chǎn)能?！緝H供內(nèi)部教育訓(xùn)練使用，嚴(yán)禁外流】資料來(lái)源：臺(tái)積電、福邦投顧整理17臺(tái)積電臺(tái)積電2024-25年資本支出維持年成長(zhǎng)臺(tái)積電資本支出規(guī)劃：?臺(tái)積電每年資本支出規(guī)劃，均以客戶未來(lái)數(shù)年需求及市場(chǎng)成長(zhǎng)為考量。?2024年起，客戶對(duì)於AI需求強(qiáng)勁，帶動(dòng)2024-25年資本支出年成長(zhǎng)約2%及14%。?臺(tái)積電2Q24法說(shuō)會(huì)說(shuō)明，預(yù)計(jì)2024年資本支出約70-80%用在先進(jìn)製程技術(shù)、10-20%用在特殊製程技術(shù)、10%用在先進(jìn)封裝測(cè)試和光罩生產(chǎn)。?依據(jù)臺(tái)積電資本支出指引，2024-27年先進(jìn)封裝資本支出預(yù)估為31、35、29、30億美元。?依據(jù)臺(tái)積電永續(xù)報(bào)告書目標(biāo)，至2030年間接原物料、零配件採(cǎi)購(gòu)比率將達(dá)64%及60%。圖14、2018-27年臺(tái)積電資本支出(USDMM)圖15、2024-27年臺(tái)積電先進(jìn)封裝資本支出【僅供內(nèi)部教育訓(xùn)練使用，嚴(yán)禁外流】【僅供內(nèi)部教育訓(xùn)練使用，嚴(yán)禁外流】資料來(lái)源：臺(tái)積電、Bloomberg、福邦投顧整理預(yù)估18全球半導(dǎo)體設(shè)備以晶圓廠設(shè)備為主全球半導(dǎo)體設(shè)備以晶圓廠設(shè)備為主們所看到的晶片。?目前全球半導(dǎo)體設(shè)備市場(chǎng)規(guī)模以晶圓廠相關(guān)設(shè)備占比最高，接近9成占比。圖16、半導(dǎo)體製造流程【僅供內(nèi)部教育訓(xùn)練使用，嚴(yán)禁外流】【僅供內(nèi)部教育訓(xùn)練使用，嚴(yán)禁外流】資料來(lái)源：Semi；福邦投顧整理20國(guó)內(nèi)晶圓廠設(shè)備商主要以幫國(guó)際大廠代工為主國(guó)內(nèi)晶圓廠設(shè)備商主要以幫國(guó)際大廠代工為主在2023年占比高達(dá)7成。?國(guó)內(nèi)廠商主要幫這五大國(guó)際廠商做代工，少部分廠商有自主研發(fā)的能力，像是天虹自主研發(fā)設(shè)備主要為PVD、ALD以及Bonder/De-Bonder等設(shè)備。擴(kuò)散自有：天虹代理：辛耘代理：辛耘蝕刻自有：天虹代理：辛耘相關(guān)耗材：中砂【僅供內(nèi)部教育訓(xùn)練使用，嚴(yán)禁外流】【僅供內(nèi)部教育訓(xùn)練使用，嚴(yán)禁外流】資料來(lái)源：各家公司資料、Bloomberg；福邦投顧整理21臺(tái)積電積極推動(dòng)在地化，助攻國(guó)內(nèi)後段設(shè)備廠發(fā)展臺(tái)積電積極推動(dòng)在地化，助攻國(guó)內(nèi)後段設(shè)備廠發(fā)展?相較前段製程設(shè)備，國(guó)內(nèi)設(shè)備廠商在後段製程上具備一定的自主研發(fā)能力，隨著臺(tái)量測(cè)量測(cè)濕式製程自有：弘塑、辛耘相關(guān)耗材：昇陽(yáng)半導(dǎo)體、中砂代工：公準(zhǔn)、帆宣【僅供內(nèi)部教育訓(xùn)練使用，嚴(yán)禁外流】【僅供內(nèi)部教育訓(xùn)練使用，嚴(yán)禁外流】資料來(lái)源：各家公司資料、Bloomberg；福邦投顧整理22臺(tái)積電先進(jìn)封裝商機(jī)臺(tái)積電先進(jìn)封裝技術(shù)藍(lán)圖臺(tái)積電先進(jìn)封裝技術(shù)藍(lán)圖臺(tái)積電成立3DFabric聯(lián)盟?整合不同封裝技術(shù)因應(yīng)市場(chǎng)需求，如：LogicChiplet、GPU、HBM、ASIC。?其中臺(tái)積電CoWoS封裝技術(shù)，於2023-28年平均CAGR超過(guò)50%，亦超過(guò)先進(jìn)製程2023-28年平均CAGR23%。圖17、臺(tái)積電3DFabric聯(lián)盟【僅供內(nèi)部教育訓(xùn)練使用，嚴(yán)禁外流】【僅供內(nèi)部教育訓(xùn)練使用，嚴(yán)禁外流】資料來(lái)源：Yole、IEK、福邦投顧整理24臺(tái)積電臺(tái)積電3DFabric主要生產(chǎn)之封裝技術(shù)臺(tái)積電3DFabric聯(lián)盟主要技術(shù)?CoWoS：CoWoS-S(SIInterpos圖18、臺(tái)積電3DFabric技術(shù)3DSi3DSiStacking【僅供內(nèi)部教育訓(xùn)練使用，嚴(yán)禁外流】【僅供內(nèi)部教育訓(xùn)練使用，嚴(yán)禁外流】資料來(lái)源：臺(tái)積電、福邦投顧整理25先進(jìn)封裝技術(shù)介紹先進(jìn)封裝技術(shù)介紹何謂先進(jìn)封裝技術(shù)？?先進(jìn)封裝技術(shù)，將多個(gè)半導(dǎo)體晶片(Logic,Memory,MEMS,RF)結(jié)合為單一電子封裝之製造程序，透過(guò)此技術(shù)可提升功能、降低成本。?常見的先進(jìn)封裝技術(shù)，如：2D(InFO)、2.5D(CoWoS)、3D(SoIC)、異質(zhì)整合、FOPLP、系統(tǒng)級(jí)封裝等方法，透過(guò)封裝技術(shù)連結(jié)到IC載板或印刷電路板(PCB)上。?其中2D技術(shù)為最成熟者，約佔(zhàn)先進(jìn)封裝產(chǎn)能70-80%，應(yīng)用於AppleA/M系列晶片。?3D相比2D封裝技術(shù)，主要透過(guò)矽穿孔「堆疊」技術(shù)，達(dá)到資料間高速傳輸。圖19、2.5D/3DIC先進(jìn)封裝技術(shù)示意圖圖20、2D/3D封裝差異附註1：封裝主要作用為保護(hù)避(免裸晶Die接觸水器)、散熱、導(dǎo)通高(密集接點(diǎn))等三項(xiàng)功能，附註2：TSV(Through-SiliconVia)矽穿孔技術(shù)，建立晶片間通訊以及與基板間通訊?！緝H供內(nèi)部教育訓(xùn)練使用，嚴(yán)禁外流】【僅供內(nèi)部教育訓(xùn)練使用，嚴(yán)禁外流】資料來(lái)源：臺(tái)積電、優(yōu)分析、福邦投顧整理26先進(jìn)封裝市場(chǎng)規(guī)模與佔(zhàn)比?除半導(dǎo)體製程微縮外，得透過(guò)先進(jìn)封裝技術(shù)在相同空間整合更多晶片。?先進(jìn)封裝市場(chǎng)規(guī)模：2024年市場(chǎng)規(guī)模達(dá)470億美元，預(yù)估2022-28年平均CAGR達(dá)8.6%。?封裝市場(chǎng)佔(zhàn)比：2024年先進(jìn)封裝佔(zhàn)48%，至2027年提升至53%。?先進(jìn)封裝市場(chǎng)需求，主要來(lái)自於5G、AI、HPC、圖21、先進(jìn)封裝市場(chǎng)規(guī)模(USDbn)圖22、封裝市場(chǎng)佔(zhàn)比CAGR+8.6%CAGR+8.6%【僅供內(nèi)部教育訓(xùn)練使用，嚴(yán)禁外流】【僅供內(nèi)部教育訓(xùn)練使用，嚴(yán)禁外流】資料來(lái)源：Yole、IEK、福邦投顧整理預(yù)估27臺(tái)積電先進(jìn)封裝之合作夥伴及產(chǎn)能臺(tái)積電先進(jìn)封裝之合作夥伴及產(chǎn)能臺(tái)積電3DFabric聯(lián)盟之封裝測(cè)試成員及技術(shù)?封裝：日月光、矽品、Amkor(美)日月光推出整合設(shè)計(jì)生態(tài)系統(tǒng)(IntegratedDesignEcosystem,IDE)，提升設(shè)計(jì)效率及縮短50%週期。臺(tái)積電先進(jìn)封裝產(chǎn)能?研究員預(yù)估：每1萬(wàn)片CoWoS產(chǎn)能將挹注臺(tái)積電營(yíng)收1.0-1.2%。?預(yù)計(jì)2025年底，臺(tái)積電CoWoS月產(chǎn)能達(dá)7萬(wàn)片，預(yù)估挹注2026年?duì)I收至少達(dá)7.0-8.4%。圖23、臺(tái)積電CoWoS產(chǎn)能仟(片)圖24、臺(tái)積電SoIC產(chǎn)能仟(片)預(yù)計(jì)2025預(yù)計(jì)2025年底達(dá)月產(chǎn)能70,000片【僅供內(nèi)部教育訓(xùn)練使用，嚴(yán)禁外流】【僅供內(nèi)部教育訓(xùn)練使用，嚴(yán)禁外流】資料來(lái)源：Yole、JPMorgan、福邦投顧整理預(yù)估28臺(tái)積電臺(tái)積電SoW策略，涵蓋InFo、CoWoS、SoIC技術(shù)圖25、臺(tái)積電SoW策略推出時(shí)間技術(shù)名稱CoWoS、SoICSoW(SystemonWafer)光罩尺寸3.3倍5.5倍8倍以上40倍以上HBM數(shù)量8個(gè)12個(gè)12個(gè)60個(gè)以上載板尺寸運(yùn)算功耗1倍3.5倍以上7倍以上40倍以上【僅供內(nèi)部教育訓(xùn)練使用，嚴(yán)禁外流】【僅供內(nèi)部教育訓(xùn)練使用，嚴(yán)禁外流】資料來(lái)源：臺(tái)積電、福邦投顧整理29臺(tái)積電臺(tái)積電CoWoS家族介紹臺(tái)積電3DFabric技術(shù)家族-CoWoS(2.5D)?CoWoS-S：中介層(Interposer)使用矽，成本為最高，主要應(yīng)用產(chǎn)品有NvidiaH100/200、AMDMI300/325/350、IntelGa?CoWoS-L：中介層(Interposer)使用LSI，來(lái)實(shí)現(xiàn)較S系列更密集之晶片間連接，主要應(yīng)用產(chǎn)品有NvidiaBlackwell(2025)、Rubin(2026-27)。?CoWoS-R：中介層(Interposer)使用RDL，透過(guò)布線連接小晶片，適合搭配HBM記憶體、SoC晶片，主要應(yīng)用產(chǎn)品有AWSInferentia(AI推論晶片)、Trainium(AI訓(xùn)練晶片)。圖26、CoWoS-S圖27、CoWoS-R錫球錫球圖28、CoWoS-L【僅供內(nèi)部教育訓(xùn)練使用，嚴(yán)禁外流】【僅供內(nèi)部教育訓(xùn)練使用，嚴(yán)禁外流】資料來(lái)源：臺(tái)積電、福邦投顧整理30臺(tái)積電臺(tái)積電CoWoS比較分析(表6)CoWoS-SCoWoS-LCoWoS-R中介層矽LSI(LocalSiliconInterconnect)RDL(RedistributionLayer)成本高中低成熟度高低中信號(hào)完整度中高低封裝HBM數(shù)量HBM2*8顆HBM3*8-12顆HBM2*2-4顆H100(1個(gè)邏輯、6個(gè)HBM(1個(gè)邏輯、6個(gè)HBM)(2個(gè)邏輯、8個(gè)HBM)產(chǎn)品應(yīng)用AI伺服器未來(lái)AI晶片網(wǎng)通產(chǎn)品LSI較矽堅(jiān)固，有更佳光罩拼接利用整合InFO技術(shù)，中介層使優(yōu)勢(shì)技術(shù)最成熟能力，可使光照尺寸放大對(duì)應(yīng)更大的中介層、AI晶片。用RDL來(lái)連接小晶片，實(shí)現(xiàn)HBM及SoC整合目的。劣勢(shì)受限於光罩尺寸(ReticleSize)，主要因微影設(shè)備之光罩尺寸極限為858mm2。未來(lái)隨邏輯晶片、HBM數(shù)量愈多，所要求之中介層面積愈大。1.LSI缺乏矽的電氣性能，故I/O密度低於S系列。2.因RDL嵌入LSI強(qiáng)化I/O密度，導(dǎo)致晶圓翹曲(Warpage)問(wèn)題，為良率低之主因。-【僅供內(nèi)部教育訓(xùn)練使用，嚴(yán)禁外流】資料來(lái)源：臺(tái)積電、福邦投顧整理31因因CoWoS處?kù)豆┎粦?yīng)求，臺(tái)積電積極擴(kuò)充先進(jìn)封裝產(chǎn)能CoWoS產(chǎn)能供不應(yīng)求?2024年市場(chǎng)對(duì)於CoWoS需求一年需求量為355千片、供給量為372千片，供需比為1.05。?CoWoS需求主要來(lái)自於GPU及ASIC之AI產(chǎn)品，其中Nvidia佔(zhàn)整體需求量56%。?臺(tái)積電預(yù)期2022-26年CoWoS產(chǎn)能年複合成長(zhǎng)率達(dá)50%，預(yù)計(jì)持續(xù)擴(kuò)充CoWoS產(chǎn)能至2026年，佔(zhàn)全球產(chǎn)能8成以上。?臺(tái)積電近期以171.4億元購(gòu)入群創(chuàng)光電南科4廠5.5代廠，主要用於擴(kuò)充CoWoS-S/L產(chǎn)能。圖29、CoWoS市場(chǎng)需求及供給(千片)圖30、CoWoS客戶需求量(千片)【僅供內(nèi)部教育訓(xùn)練使用，嚴(yán)禁外流】【僅供內(nèi)部教育訓(xùn)練使用，嚴(yán)禁外流】資料來(lái)源：臺(tái)積電、優(yōu)分析、福邦投顧整理32CoWoSCoWoS製程相關(guān)設(shè)備廠商內(nèi)容設(shè)備供應(yīng)廠商BottomDie?先將Siinterposer與晶片藉由ubump堆疊至一起。?填入U(xiǎn)nderfil保l護(hù)晶片與廉潔的結(jié)構(gòu)。撿晶、固晶、熱壓接合(TCB)以及填膠設(shè)備?萬(wàn)潤(rùn)、均華接合至載板暫(時(shí))?將晶片接合至?xí)簳r(shí)用載板，以方便後面製程進(jìn)行。?用化學(xué)機(jī)械平坦化製程(CMP)將Siinterposer薄化。?並將上面的化學(xué)藥劑清洗乾淨(jìng)後，加上RDL以及Solderball。CMP設(shè)備(搭配研磨液、研磨墊、鑽石蝶等)、單晶圓&批次式清洗設(shè)備(Wetbench)?弘塑、辛耘、志聖、中砂切割晶圓&封裝?將晶圓從載板轉(zhuǎn)移至膠帶上，並進(jìn)行切割。?將晶片從膠帶上取下並結(jié)合至PCBorABF載板上(Substrate)。?最後加上保護(hù)封裝體之環(huán)形框和蓋板，並使用熱介面金屬雷射剝離、切割設(shè)備?鈦昇、萬(wàn)潤(rùn)、竑騰備註：以臺(tái)積電CoWoS-S製程為例【僅供內(nèi)部教育訓(xùn)練使用，嚴(yán)禁外流】【僅供內(nèi)部教育訓(xùn)練使用，嚴(yán)禁外流】資料來(lái)源：臺(tái)大工學(xué)院、各家公司資料；福邦投顧整理33臺(tái)積電臺(tái)積電SoIC家族介紹臺(tái)積電3DFabric技術(shù)家族-SoIC(3D)SoIC(System-on-Integrated-Chips)為臺(tái)積電之3D矽堆疊技術(shù)，為SoC集合體，將多個(gè)SoC晶片以縱向、橫向方式，透過(guò)矽穿孔(Through-SiliconVia,TSV)技術(shù)堆疊，提升主晶片速度、功耗。?AMDMI300為首顆採(cǎi)用CoWoS+SoIC先進(jìn)封裝技術(shù)之AI加速晶片。(竹南AP6)?Apple下一代M5晶片，將使用臺(tái)積電2奈米製程及SoIC先進(jìn)封裝技術(shù)，預(yù)計(jì)4Q25量產(chǎn)。?SoIC製造過(guò)程在CMP研磨後需要清洗，臺(tái)廠主要受惠者為濕製程設(shè)備廠，如：弘塑、辛耘。圖31、SoIC圖32、SoIC代替SoC晶片TSV矽穿孔技術(shù)要製程包括薄化、鑽孔、填充導(dǎo)電材質(zhì)、晶圓連接等，將SoC晶片結(jié)合為一。TSV矽穿孔技術(shù)【僅供內(nèi)部教育訓(xùn)練使用，嚴(yán)禁外流】【僅供內(nèi)部教育訓(xùn)練使用，嚴(yán)禁外流】資料來(lái)源：臺(tái)積電、福邦投顧整理34臺(tái)積電臺(tái)積電SoIC實(shí)現(xiàn)高密度互連之效果臺(tái)積電SoIC技術(shù)實(shí)現(xiàn)HybridBonding臺(tái)積電SoIC分為SoIC-P(錫球連接)、SoIC-X(銅對(duì)銅連接)兩項(xiàng)技術(shù)：?SoIC-P：為節(jié)省生產(chǎn)成本，臺(tái)積電於2025年推出採(cǎi)用錫球連接之方式，以滿足客戶有限預(yù)算。?SoIC-X：為主流SoIC技術(shù)，透過(guò)銅對(duì)銅之HybridBonding技術(shù)，省下錫球放置空間，可縮短上下SoC晶片接點(diǎn)之間距(BondPitch)，達(dá)到高密度互連之效果。圖33、SoIC技術(shù)分類錫球連接錫球凸塊微縮進(jìn)入10μm以下面臨瓶頸，如：加熱時(shí)融化連接造銅對(duì)銅【僅供內(nèi)部教育訓(xùn)練使用，嚴(yán)禁外流】【僅供內(nèi)部教育訓(xùn)練使用，嚴(yán)禁外流】資料來(lái)源：臺(tái)積電、福邦投顧整理35國(guó)內(nèi)濕製程設(shè)備商為國(guó)內(nèi)濕製程設(shè)備商為SoIC發(fā)展下主要受惠者?目前主流SoIC技術(shù)為SoIC-X，主要透過(guò)銅對(duì)銅之H?濕製程設(shè)備可用於CMP(化學(xué)機(jī)械研磨)、電漿活化後的表面清洗，因此預(yù)期國(guó)內(nèi)濕?在鍵合設(shè)備的研發(fā)難度上就相對(duì)較高，目前技術(shù)主要掌握在BESI、ASMPT、EVG圖34、Hybridbonding流程【僅供內(nèi)部教育訓(xùn)練使用，嚴(yán)禁外流】【僅供內(nèi)部教育訓(xùn)練使用，嚴(yán)禁外流】資料來(lái)源：Samsung、Trendforce；福邦投顧整理36臺(tái)積電臺(tái)積電InFO技術(shù)臺(tái)積電Fan-Out技術(shù)-InFO隨半導(dǎo)體微縮技術(shù)進(jìn)展，使晶片尺寸持續(xù)縮小、I/O數(shù)量增加，臺(tái)積電扇出型封裝InFO(IntegratedFan-Out)技術(shù)發(fā)展已發(fā)展10年以上。?臺(tái)積電於2014年發(fā)展出InFO技術(shù)，該技術(shù)於2016年量產(chǎn)，先用於AppleiPhone7系列手機(jī)A10處理器封裝。?Fan-Out技術(shù)，可分為扇出型晶圓級(jí)封裝FOWLP(Fan-OutWaferLevelPackaging)及扇出型面板級(jí)封裝FOPLP(Fan-OutPanelLevelPackaging)兩種技術(shù)。?FOPLP技術(shù)特性為尺寸比晶圓更大、成本更低，主要用於消費(fèi)性IC(PMIC、功率元件)、2.5DAI相關(guān)封裝；關(guān)鍵瓶頸為良率、品質(zhì)、封裝材料及製程設(shè)備重新開發(fā)設(shè)計(jì)。圖35、Fan-Out技術(shù)圖36、群創(chuàng)FOPLP技術(shù)【僅供內(nèi)部教育訓(xùn)練使用，嚴(yán)禁外流】【僅供內(nèi)部教育訓(xùn)練使用，嚴(yán)禁外流】資料來(lái)源：臺(tái)積電、群創(chuàng)、Yolo、福邦投顧整理37臺(tái)積電臺(tái)積電FOPLP技術(shù)臺(tái)積電FOPLP技術(shù)臺(tái)積電目標(biāo)2027年量產(chǎn)FOPLP技術(shù)，其中以TGV鑽孔為技術(shù)關(guān)鍵。?FOPLP+TGV生產(chǎn)技術(shù)，可實(shí)現(xiàn)更高之面積利用率，及更低成本之單位產(chǎn)能。?2Q24法說(shuō)會(huì)指出，目前FOPLP生產(chǎn)技術(shù)未臻成熟，如：支持大於10倍光罩尺寸之晶片。?FOPLP與FOWLP相較，可挑出良好IC、提升良率、縮小封裝體積、大面積封裝等優(yōu)勢(shì)。?FOPLP生產(chǎn)瓶頸：尺寸愈大基板，愈容易發(fā)生翹曲(Warpage)問(wèn)題，影響到精度及良率。?FOPLP技術(shù)演進(jìn)(參考群創(chuàng))：2H24量產(chǎn)ChipFirst製程；2025-26年量產(chǎn)RDLFirst製程；2026-27年量產(chǎn)TGV製程。圖37、FOPLP生產(chǎn)示意圖圖38、玻璃芯封裝結(jié)構(gòu)【僅供內(nèi)部教育訓(xùn)練使用，嚴(yán)禁外流】【僅供內(nèi)部教育訓(xùn)練使用，嚴(yán)禁外流】資料來(lái)源：臺(tái)積電、Samtec、福邦投顧整理38FOPLPFOPLP市場(chǎng)發(fā)展現(xiàn)況大廠FOPLP發(fā)展現(xiàn)況FOPLP主要由臺(tái)積電、日月光投控(3711TT)、力成(6239TT)、群創(chuàng)(3481TT)、三星電機(jī)生產(chǎn)。?FOPLP封裝