計(jì)算機(jī)組成原理知識(shí)點(diǎn)及復(fù)習(xí)題

計(jì)算機(jī)組成原理知識(shí)點(diǎn)及復(fù)習(xí)題

I、計(jì)算機(jī)系統(tǒng)中的存貯器系統(tǒng)是指cache、主存貯器和外存貯器。

2、馮?諾依曼機(jī)工作的基本方式的特點(diǎn)是按地址訪問(wèn)并順序執(zhí)行指令。

3、某機(jī)字長(zhǎng)32位，其中1位符號(hào)位，31位表示尾數(shù)。若用定點(diǎn)小數(shù)表示，則最大正小數(shù)

為+（1-23）。

4、零地址指令的操作數(shù)一般隱含在寄存器中。

5、算術(shù)/邏輯運(yùn)算單元74181ALU可完成。

6、存儲(chǔ)單元是指存放一個(gè)機(jī)器字的所有存貯元集合。

7、在定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算一般通過(guò)補(bǔ)碼運(yùn)算的二進(jìn)制加法器來(lái)實(shí)現(xiàn)。

8、相聯(lián)存貯器是按內(nèi)容指定方式進(jìn)行尋址的存貯器。

9、某計(jì)算機(jī)字長(zhǎng)32位，其存儲(chǔ)容量為4MB,若按半字編址，它的尋址范圍是2M。

10、變址尋址方式中，操作數(shù)的有效地址等于變址寄存器內(nèi)容加上形式地址（位移量）。

11、主存貯器和CPU之間增加cache的目的是解決CPU和主存之間的速度匹配問(wèn)題。

12、微程序存放在磁盤(pán)中，

13、單地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個(gè)操作數(shù)外，另一個(gè)常需

采用隱含尋址方式。

14、計(jì)算機(jī)使用總線結(jié)構(gòu)的主要優(yōu)點(diǎn)是便于實(shí)現(xiàn)積木化，同時(shí)減少「信息傳輸線的條數(shù)。

15、同步控制是由統(tǒng)一時(shí)序信號(hào)控制的方式。

16、串行總線主要用于連接主機(jī)與外圍設(shè)備。

17、動(dòng)態(tài)RAM的特點(diǎn)是每隔一定時(shí)間刷新一遍。

18、在下列存儲(chǔ)器中，半導(dǎo)體存儲(chǔ)器可以作為主存儲(chǔ)器。

19、計(jì)算機(jī)主頻的周期是指時(shí)鐘周期。

20、CPU芯片中的總線屬于內(nèi)部總線總線.

21、電了計(jì)算機(jī)是種不需耍人工百.接干預(yù)，能夠自動(dòng)、高速、準(zhǔn)確的對(duì)各種信息進(jìn)行處理

和存儲(chǔ)的電子設(shè)備。

22、總線特點(diǎn)：共享；分時(shí)

23、地址總線由單方向的多根信號(hào)線組成，用于CPU向主存、外設(shè)傳輸?shù)刂沸畔?；?shù)據(jù)總線

由雙方向的多根信號(hào)線組成，CPU可以沿這些線從主存或外設(shè)讀入數(shù)據(jù)，也可以沿這些線向

主存或外設(shè)送出數(shù)據(jù)；控制總線上傳輸?shù)氖强刂菩畔?，包括CPU送出的控制命令和主存/外

設(shè)反饋給CPU的狀態(tài)信號(hào)，

24、通道是承擔(dān)I/O操作管理的主要部件。

25、硬件通常是指一切看得見(jiàn)，摸得到的設(shè)備實(shí)體；軟件通常是泛指各類程序和文件，它們

實(shí)際上是由一些算法以及其在計(jì)算機(jī)中的表示所構(gòu)成的。

26、對(duì)于程序設(shè)計(jì)人員來(lái)說(shuō)，硬件和軟件在邏輯上是等價(jià)的。

27、數(shù)據(jù)是計(jì)算機(jī)加工和處理的對(duì)象，數(shù)據(jù)的機(jī)器層次表示將直接影響到計(jì)算機(jī)的結(jié)構(gòu)和性

能。

28、所謂無(wú)符號(hào)數(shù)，就是整個(gè)機(jī)器字長(zhǎng)的全部二進(jìn)制位均表示數(shù)值位（沒(méi)有符號(hào)位），相當(dāng)

于數(shù)的絕對(duì)值。

29、對(duì)于真值0,原碼和反碼各有兩種不同的表示形式，而補(bǔ)碼只有唯一的一種表示形式。

30、原碼、反碼表示的正、負(fù)數(shù)范圍是對(duì)稱的；但補(bǔ)碼負(fù)數(shù)能多表示一個(gè)最負(fù)的數(shù)（絕對(duì)值

最大的負(fù)數(shù)），

31、若機(jī)器字長(zhǎng)有n+1位，則：

原碼定點(diǎn)小數(shù)表示范圍為：-（l-2-n）?（1-2F）

補(bǔ)碼定點(diǎn)小數(shù)表示范圍為：-l-（l-2n）

32、若機(jī)器字長(zhǎng)有n+1位，則：

原碼定點(diǎn)整數(shù)的表示范圍為：?（2"-1）

補(bǔ)碼定點(diǎn)整數(shù)的表示范圍為：-2"?（2J1）

33、一條指令就是機(jī)器語(yǔ)言的一個(gè)語(yǔ)句，它是一組有意義的二進(jìn)制代碼。

34、操作碼：指明操作的性質(zhì)及功能。

35、地址碼：指明操作數(shù)妁地址，特殊情況下也可能直接給出操作數(shù)木身。

36、指令的長(zhǎng)度是指一條指令中所包含的二進(jìn)制代碼的位數(shù)，它取決于操作碼字段的長(zhǎng)度、

操作數(shù)地址的個(gè)數(shù)及長(zhǎng)度。

37、尋找下一條將要執(zhí)行的指令地址稱為指令尋址，指令尋址比較簡(jiǎn)單，它又可以細(xì)分為順

序?qū)ぶ泛吞S尋址。

38>Cache存儲(chǔ)系統(tǒng)是為解決主存速度不足而提出來(lái)的。

39、虛擬存儲(chǔ)系統(tǒng)是為解決主存容量不足而提出來(lái)的。

40、存儲(chǔ)程序概念：⑴i…算機(jī)（指硬件）應(yīng)由運(yùn)算器、存儲(chǔ)器、控制器、輸入設(shè)備和輸出

設(shè)備五大基本部件組成；⑵計(jì)算機(jī)內(nèi)部采用二進(jìn)制來(lái)表示指令和數(shù)據(jù)；⑶將編好的程序和

原始數(shù)據(jù)事先存入存儲(chǔ)搖中，然后再啟動(dòng)計(jì)算機(jī)工作，這就是存儲(chǔ)程存的基本含義。

41、輸入設(shè)備的任務(wù)是把人們編好的程序和原始數(shù)據(jù)送到計(jì)算機(jī)中去，并且將它們轉(zhuǎn)換成計(jì)

算機(jī)內(nèi)部所能識(shí)別和接受的信息方式。

42、輸出設(shè)備的任務(wù)是將計(jì)算機(jī)的處理結(jié)果以人或其他設(shè)備所能接受的形式送出計(jì)算機(jī)。

43、存儲(chǔ)器是用來(lái)存放程序和數(shù)據(jù)的部件，它是一個(gè)記憶裝置，也是計(jì)算機(jī)能夠?qū)崿F(xiàn)“存儲(chǔ)

程序控制”的基礎(chǔ)。

44、輔助存儲(chǔ)器：設(shè)置在主機(jī)外部，CPU不能直接訪問(wèn)，用來(lái)存放暫時(shí)不參與運(yùn)行的程序和

數(shù)據(jù)，需要時(shí)再傳送到主存。

45、高速緩沖存儲(chǔ)器：CPU可以直接訪問(wèn)，用來(lái)存放當(dāng)前正在執(zhí)行的程序中的活躍部分（副

本），以便快速地向CPU提供指令和數(shù)據(jù)。

46、運(yùn)算器是對(duì)信息進(jìn)行處理和運(yùn)算的部件，經(jīng)常進(jìn)行的運(yùn)算是算術(shù)運(yùn)算和邏輯運(yùn)算，因此

運(yùn)算器的核心是算術(shù)邏輯運(yùn)算部件ALL；

47、控制器是整個(gè)計(jì)算機(jī)的指揮中心?？刂破髦兄饕〞r(shí)序控制信號(hào)形成部件和一曲專用

的寄存器。

48、總線是一組能為多個(gè)部件服務(wù)的公共信息傳送線路，它能分時(shí)地發(fā)送與接收各部件的信

息。

49、馮?諾依曼結(jié)構(gòu)的存儲(chǔ)器設(shè)計(jì)思想：是一種將程序指令存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器合并在一起

的存儲(chǔ)器結(jié)構(gòu)。指令存儲(chǔ)地址和數(shù)據(jù)存儲(chǔ)地址指向同一個(gè)存儲(chǔ)器的不同物理位置。

50、哈佛結(jié)構(gòu)的存儲(chǔ)器設(shè)計(jì)思想：是一種將程序指令存儲(chǔ)和數(shù)據(jù)存儲(chǔ)分開(kāi)的存儲(chǔ)器結(jié)構(gòu).CPU

首先到指令存儲(chǔ)器中讀取指令內(nèi)容，譯碼后得到數(shù)據(jù)地址，再到相應(yīng)的數(shù)據(jù)存儲(chǔ)器中讀取數(shù)

據(jù)，并進(jìn)行下一步的操作（通常是執(zhí)行）。

51、硬件與軟件的關(guān)系：硬件是計(jì)算機(jī)系統(tǒng)的物質(zhì)基礎(chǔ)，軟件是計(jì)算機(jī)系統(tǒng)的靈魂。硬件和

軟件是相輔相成的，不可.分割的整體。

52、硬件軟化：原來(lái)由硬件實(shí)現(xiàn)的操作改由軟件來(lái)實(shí)現(xiàn)。它可以增強(qiáng)系統(tǒng)的功能和適應(yīng)性。

軟件硬化：原來(lái)由軟件實(shí)現(xiàn)的操作改由硬件來(lái)實(shí)現(xiàn)。它可以顯著降低軟件在時(shí)間上的開(kāi)銷。

53、固件是指那些存儲(chǔ)在能永久保存信息的器件（如R0Q中的程序，是具有軟件功能的硬

件。

54、機(jī)器字長(zhǎng)是指參與運(yùn)算的數(shù)的基本位數(shù)，它是由加法器、寄存器、數(shù)據(jù)總線的位數(shù)決定

的。

55、數(shù)據(jù)通路寬度：數(shù)據(jù)總線一次所能并行傳送信息的位數(shù)，稱為數(shù)據(jù)通路寬度。

56、主存容量：一個(gè)主存儲(chǔ)器所能存儲(chǔ)的全部信息量稱為主存容量。

57、虛擬計(jì)算機(jī)是指以軟件或以軟件為主實(shí)現(xiàn)的機(jī)器。

58、用“+號(hào)加絕對(duì)值來(lái)表示數(shù)值的大小，用這種形式表示的數(shù)值在計(jì)算機(jī)技術(shù)中

稱為“真值”。

59、約定二進(jìn)制數(shù)的最高位為符號(hào)位，“0”表示正號(hào)，“1”表示負(fù)號(hào)。這種在計(jì)算機(jī)中使

用的表示數(shù)的形式稱為機(jī)器數(shù)

60、原碼表示法的優(yōu)點(diǎn)是直觀易懂，機(jī)器數(shù)和真值間的相互轉(zhuǎn)換很容易，用原碼實(shí)現(xiàn)乘、除

運(yùn)算的規(guī)則很簡(jiǎn)單；缺點(diǎn)是實(shí)現(xiàn)加、減運(yùn)算的規(guī)則較復(fù)雜。

61、8421碼又稱為NBCD碼，其主要特點(diǎn)是：⑴它是一種有權(quán)碼，四位二進(jìn)制代碼的位權(quán)

從高到低分別為8、4、2、1。⑵簡(jiǎn)單直觀。每個(gè)代碼與它所代表的十進(jìn)制數(shù)之間符合二進(jìn)

制數(shù)和十進(jìn)制數(shù)相互轉(zhuǎn)換的規(guī)則。⑶不允許出現(xiàn)1010?1111。這六個(gè)代碼在8421色中是

非法碼。

62、余3碼其主要特點(diǎn)是：⑴這是一種無(wú)權(quán)碼，但也可看作是一種特殊的有權(quán)碼，即在8421

碼的基礎(chǔ)上加+3(+0011)形成的，故稱余3碼。在這種編碼中各位的“1”不表示一個(gè)固定

的十進(jìn)制數(shù)值，因而不直觀。(2)它也是一種對(duì)9的自補(bǔ)碼。⑶不允許出現(xiàn)()()()0~-()。1()、

1101?1111。這六個(gè)代碼在余3碼中是非法碼。

63、程序中斷方式：外設(shè)在作好輸入/輸出準(zhǔn)備時(shí)，向主機(jī)發(fā)中斷請(qǐng)求，主機(jī)接到請(qǐng)求后就

暫時(shí)中止原來(lái)執(zhí)行的程序，轉(zhuǎn)去執(zhí)行中斷服務(wù)程序?qū)ν獠空?qǐng)求進(jìn)行處理，在中斷處理完畢后

返回原來(lái)的程序繼續(xù)執(zhí)行，

64、CPU響應(yīng)中斷的條件：(1)CPU接收到中斷請(qǐng)求信號(hào)，首先中斷源要發(fā)出中斷請(qǐng)求，同

時(shí)CPU還要接收到這個(gè)中斷請(qǐng)求信號(hào)。(2)CPU允許中斷，CPU允許中斷即開(kāi)中斷。CPU內(nèi)

部有一個(gè)中斷允許觸發(fā)器，只有當(dāng)其被置位時(shí)，CPU才可能響應(yīng)中斷源的中斷請(qǐng)求(中斷開(kāi)

放)。如其被復(fù)位，CPU處于不可中斷狀態(tài)，即使中斷源有中斷請(qǐng)求，CPU也不響應(yīng)(中斷關(guān)

閉)。(3)一條指令執(zhí)行完畢，一般情況下，CPU在一條指令執(zhí)行完畢，且沒(méi)有更緊迫的任

務(wù)時(shí)才能響應(yīng)中斷請(qǐng)求。

65、直接存儲(chǔ)器存取(DWO方式：DMA方式是在主存儲(chǔ)器和外部設(shè)備之間開(kāi)辟直接的數(shù)據(jù)

通路，可以進(jìn)行基本上不需要CPU介入的主存和外設(shè)之間的信息傳送，這樣不僅能保記CPU

的高效率，而且能滿足高速外設(shè)的需要。

66、中斷源是指中斷的來(lái)源，即任何引起計(jì)算機(jī)中斷的事件。

67、中斷全過(guò)程分為五個(gè)階段：中斷請(qǐng)求、中斷判優(yōu)、中斷響應(yīng)、中斷處理、中斷返回。

68、通道控制方式與DMA方式的區(qū)別：①DMA控制器是通過(guò)專門(mén)設(shè)計(jì)的硬件控制邏輯來(lái)實(shí)

現(xiàn)對(duì)數(shù)據(jù)傳送的控制；而通道則是一個(gè)具有特殊功能的處理器，它具有自己的指令和程序，

通過(guò)執(zhí)行一個(gè)通道程序?qū)崿F(xiàn)對(duì)數(shù)據(jù)傳送的控制，故通道具有更強(qiáng)的獨(dú)立處理數(shù)據(jù)輸入/輸出

的功能。②DMA控制器通常只能控制一臺(tái)或少數(shù)幾臺(tái)同類設(shè)備；而一個(gè)通道則可以同時(shí)控

制許多臺(tái)同類或不同類的設(shè)備。

69、通道的功能：①受C"的I/O指令，按指令要求與指定的外設(shè)進(jìn)行聯(lián)系。②從主存取

出屬于該通道程序的通道指令，經(jīng)譯碼后向設(shè)備控制器和設(shè)備發(fā)送各種命令。③實(shí)施主存

和外設(shè)間的數(shù)據(jù)傳送。④從外設(shè)獲得設(shè)備的狀態(tài)信息，形成并保存通道本身的狀態(tài)信息，

根據(jù)要求將這些狀態(tài)信息送到主存的指定單元，供CPU使用。⑤將外設(shè)的中斷請(qǐng)求和通道

本身的中斷請(qǐng)求按次序及時(shí)報(bào)告CPU.

70、設(shè)有一個(gè)8位信息為10101100,試求海明編碼的生成和校驗(yàn)過(guò)程。

(1)編碼生成

按偶校驗(yàn)有：

P1=O?O?1eO?O=1

P2=0十1十1十1十0=1

P3=0十1十1十1=1

P4=0十1十0十1=0

P5=0十0十1十0十1十1二1

???可得到用二進(jìn)制表示的海明碼為：

1101001101011

(2)校驗(yàn)

假設(shè)傳送后H11(1)7)位發(fā)生了錯(cuò)誤：

1111001101011

出錯(cuò)

檢錯(cuò)的過(guò)程很簡(jiǎn)單，只要將接受到的碼字重新進(jìn)行偶校驗(yàn)：

Sl=l十0十0十1十0十1=1

52=1?0?1?1?1?1=1

S3=l十0十1十1十1=0

S4=0①0①1①1①1=1

S5=l?0?0?l00?l?l=0

所以指誤字為01011,其中低4位有效,相應(yīng)的十進(jìn)制數(shù)是11,指出H11出錯(cuò)?，F(xiàn)在H11

錯(cuò)成了“1”，糾錯(cuò)就是將H11位取反讓它恢復(fù)為“0”。BP：

錯(cuò)誤碼：1111oo11o1o11

I

糾正后：11。10D1101011

71、選擇產(chǎn)生多項(xiàng)式為1011,把4位有效信息1100編成CRC碼。

M(X)=X3+X2=1100

M(X)XX3=X6+X5=1100000

G(X)=X3+X+l=1011

M(X)xX31100000…八010

G(X)10111011

M(X)XX3+R(X)=11()0000+()1()

=1100010

72、已知，，用補(bǔ)碼求：A+B,要求寫(xiě)出運(yùn)算過(guò)程。

■［A］補(bǔ)，［B］補(bǔ)

???[A+B]補(bǔ),

73、已知，，用補(bǔ)碼求：A-B,要求寫(xiě)出運(yùn)算過(guò)程。

V[A]#,[B]補(bǔ)，

1B]補(bǔ)

0.1011

???[A—B]補(bǔ)，

74、X=1O11B=11D,Y=111B=7D

[X]補(bǔ)=0,1011,[Y]#=0,0111

0,1011

+(),()111

1,0010

[X+Y]#=1,0010,X+Y=-1110B=-14D

兩正數(shù)相加結(jié)果為-14D,顯然是錯(cuò)誤的。

75、X=-1O11B=-11D,Y=-111B=-7D

[X]補(bǔ)=1,0101[Y]補(bǔ)=1,1001

1,0101

?1,1001

0,1110

[X+Y]補(bǔ)=0,1110,X+Y=1110B=14D

兩負(fù)數(shù)相加結(jié)果為14D,顯然也是錯(cuò)誤的。

地址總線主

存

數(shù)據(jù)總線瞬

容

Read量

k

Write2

MFC字

76、CPU對(duì)主存進(jìn)行讀/寫(xiě)操作時(shí)，首先CPU在地址總線上給出地址信號(hào)，然后發(fā)出相應(yīng)的

讀或?qū)懨?，并在?shù)據(jù)總線上交換信息。

⑴讀

讀操作是指從CPU送來(lái)的地址所指定的存儲(chǔ)單元中取出信息、，再送給CPU,其操作過(guò)程是:

地址一MAR-ABCPU將地址信號(hào)送至地址總線

ReadCPU發(fā)讀命令

WaitforMFC等待存儲(chǔ)器工作完成信號(hào)

((MAR))-DB-MDR讀出信息經(jīng)數(shù)據(jù)總線送至CPU

⑵寫(xiě)

寫(xiě)操作是指將要寫(xiě)入的信息存入CPU所指定的存儲(chǔ)單元中，其操作過(guò)程是:

地址一MAR-ABCPU將地址信號(hào)送至地址總線

數(shù)據(jù)一MDR-DBCPU將要寫(xiě)入的數(shù)據(jù)送至數(shù)據(jù)總線

WriteCPU發(fā)寫(xiě)命令

WaitforMFC等待存儲(chǔ)器工作完成信號(hào)

77、指令的微操作序列

控制器在實(shí)現(xiàn)一條指令的功能時(shí)，總要把每條指令分解成為一系列時(shí)間上先后有序的

最基本、最簡(jiǎn)單的微操作，即微操作序列。微操作序列是與CPU的內(nèi)部數(shù)據(jù)通路密切相關(guān)的,

不同的數(shù)據(jù)通路就有不同的微操作序列。

時(shí)鐘

c

p

U

內(nèi)

部

總

線

7.

1)加法指令A(yù)DDR1,@RO

這條指令完成的功能是把R0的內(nèi)容作為地址送到主存以取得第一操作數(shù)，再

與R1的內(nèi)容相加，最后將結(jié)果送回主存中。即實(shí)現(xiàn)：

((RO))+(R1)->(RO)

(1)取指周期

①PCout和MARin有效，完成PC經(jīng)CPU內(nèi)部總線送至MAR的操作，記作(PC)-MAR；

②通過(guò)控制總線(圖中未畫(huà)出)向主存發(fā)讀命令，記作Read；

③存儲(chǔ)器通過(guò)數(shù)據(jù)總線將MAR所指單元的內(nèi)容(指令)送至MDR,記作M(MAR)-MDR；

④MDRoul和IRin有效，將MDR的內(nèi)容送至IR,記作(MDR)-IR。至此，指令被從主存中取

出，其操作碼字段開(kāi)始控制CU。

⑤使PC內(nèi)容加1,記作(PC)+1-PC。

這條指令的微操作序列的第①?⑤步為取指令階段的公共操作，它完成的任務(wù)為：

(PC)-MAR

Read

M(MAR)-MDR-1R

(PC)+1PC

(2)取數(shù)周期

取數(shù)周期要完成取操作數(shù)的任務(wù)，被加數(shù)在主存中，加數(shù)已放在通用寄存器R1

中。

①ROout和MARin有效，完成將被加數(shù)地址送至MAR的操作，記作(RO)-MAR；

②向主存發(fā)讀命令，記作Read；

③存儲(chǔ)器通過(guò)數(shù)據(jù)總線將MAR所指單元的內(nèi)容(數(shù)據(jù))送至MDR,同時(shí)MDRout和Yin有效，

記作M(MAR)-*MDR—Y；

(3)執(zhí)行周期

執(zhí)行周期完成加法運(yùn)算的仃.務(wù)，并將結(jié)果寫(xiě)回主存。

①Rlout和ALUin有效,同時(shí)CU向ALU發(fā)“ADD”控制信號(hào)，使R1的內(nèi)容和Y的內(nèi)容相加,

結(jié)果送寄存器Z中，記作(RD+Y-Z；

②Zout和MDRin有效,將運(yùn)算結(jié)果送MDR,記作(Z)-MDR。

③向主存發(fā)寫(xiě)命令，記作Write。

2)轉(zhuǎn)移指令JCA

這是一條條件轉(zhuǎn)移指令，若上次運(yùn)算結(jié)果有進(jìn)位(C=l),就轉(zhuǎn)移；若上次運(yùn)算

結(jié)果無(wú)進(jìn)位(C=0),就順序執(zhí)行下一條指令。設(shè)A為位移量，轉(zhuǎn)移地址等于PC的內(nèi)容加位

移量。相應(yīng)的微操作序列如下：

(1)取指周期

與上條指令的微操作序列完全相同。

(2)執(zhí)行周期

如果有進(jìn)位(O1),則完成(PC)+A-PC的操作，否則跳過(guò)以下幾步。

①PCout和Yin有效,記作(PC)fY(C=l)；

②AdIRout和ALUin有效,同時(shí)CU向ALU發(fā)“ADD”控制信號(hào)，使IR中的地址碼字段A

和Y的內(nèi)容相加，結(jié)果送寄存器Z,記作Ad(IR)+Y-Z(C=l)；

③Zout和PCin有效，將運(yùn)算結(jié)果送PC,記作⑵一PC(C=l)。

78、調(diào)相制(PE)(2)調(diào)頻制(FM)⑶改進(jìn)的調(diào)頻制(MFM)(4)改進(jìn)的改進(jìn)型調(diào)頻制(M2FM)

數(shù)據(jù)序列為：101110001,畫(huà)出磁記錄方式的磁頭線圈中脈沖電流在記錄介質(zhì)上相應(yīng)磁化

翻轉(zhuǎn)形式。

To

01000

PEm

FM|rLn_rLn_runLm

m

mI

79、設(shè)有一個(gè)盤(pán)面直徑為18in的磁盤(pán)組，有20個(gè)記錄面，每面有5in的區(qū)域用于記錄信

息，記錄密度為100道/in（TPI）和1000b/in（bpi）,轉(zhuǎn)速為2400r/min,道間移動(dòng)時(shí)間

為，試計(jì)算該盤(pán)組的容量、數(shù)據(jù)傳送率和平均存取時(shí)間。

每一記錄面的磁道數(shù)N為

N=5in/面X100道/in=500道/面

最內(nèi)圈磁道的周長(zhǎng)為

1產(chǎn)兀X（182X5）in=25.12in

以最內(nèi)圈磁道的周長(zhǎng)當(dāng)作每條磁道的長(zhǎng)度，故該盤(pán)組的存儲(chǔ)容量（非格式化容量）為

C=1000b/inX道X500道/面X20面XX106B

磁盤(pán)旋轉(zhuǎn)一圜的時(shí)間為

t=l/2400（r/min）X60s/min

=0.025s=25ms

數(shù)據(jù)傳送率為

Dr二每一道的容量/旋轉(zhuǎn)一圈的時(shí)間

X106b/s

X106B/s=0.1256MB/s

平均存取時(shí)間為

Ta-[（0+0.2*499）/2+（0+25）/2]ms^60ms

80、用512Kxi6位的RAM存儲(chǔ)器芯片組成一個(gè)2MX32的半導(dǎo)體只讀存儲(chǔ)器，試問(wèn):

1）數(shù)據(jù)寄存器多少位？（1分）

2）地址寄存器多少位？（2分）

3）共需要多少個(gè)這樣的器件？（2分）

4）畫(huà)出此存儲(chǔ)器的組成框圖.（5分）

解：

1）數(shù)據(jù)寄存器32位；

2）地址寄存器23位⑵IX32bit=2MX32/8B=22iX2J2”

3）共需要8片RAM;（2MX32）/（512KX16）=8

4）存儲(chǔ)器的組成原理入圖1

RAM

圖1

81、某機(jī)器中，已知配有一個(gè)地址空間為（0000—1FFF）”的ROM區(qū)域，現(xiàn)在用一個(gè)SRAM芯

片（8KX8位）形成一個(gè)16Kxi6位的ROM區(qū)域,起始地址為（2000）*假設(shè)SRAM芯片有

CS和WE控制端，CPU地址總線船一一Ao,數(shù)據(jù)總線為D5――Do,控制信號(hào)為R/W（讀/寫(xiě)）,

MREQ（當(dāng)存儲(chǔ)器讀或?qū)憰r(shí)，該信號(hào)指示地址總線上的地址是有效的）。要求：滿足已知條件

的存儲(chǔ)器,畫(huà)出地址譯碼方案。畫(huà)出ROM與畫(huà)M同CPU連接圖。

解：存儲(chǔ)器地址空間分布如圖2所示，分三組，每組8Kxi6位。

由此可得存儲(chǔ)器方案要點(diǎn)如下：

組內(nèi)地址：A12----Ao（Ao為低位）；

組號(hào)譯碼使用2：4譯碼器；

RAM,,RAM;各用兩片SRAM芯片位進(jìn)行并聯(lián)連接,其中一片組成高8位，另一片組成低8位。

用MREQ作為2：4日麗（蜂控制端，該信號(hào)低曳上（有效）時(shí)，逆器工作。

CPU的R/W信號(hào)與SRAM的\VE警接，當(dāng)R/W=l口拓福器執(zhí)行讀操作「當(dāng)R/忙0時(shí)，存儲(chǔ)器

執(zhí)行寫(xiě)操作。如圖3―

7FFF

圖2

圖3

82、求證；［X］補(bǔ)十［Y］外=［X+Y］補(bǔ)(mod2)

解:(1)x>0,y>0f則x+y>0

［X］補(bǔ)+［Y］補(bǔ)=x+y=［X+Y］補(bǔ)(mod2)

(2)x>0,y<0,則x+y>0或x+y<0

因?yàn)椋踃］?b=x,［Y］?b=2+y

所以［X］補(bǔ)+［Y］補(bǔ)=x+2+y=2+(x+y)

當(dāng)x+y>0時(shí),2+(x+y)>2,進(jìn)位2必丟失,又因(x+y)>0,所以

［X］補(bǔ)+［Y］補(bǔ)=x+y=［X+Y］,h(mod2)

當(dāng)x+y<0時(shí)，2+(x+y)<2,又因(x+y)<0,所以

［X］補(bǔ)+［Y］補(bǔ)=x+y=［X+Y］補(bǔ)(mod2)

(3)x<0,y>0,則x+y>0或x+y<0

這種情況和第2種情況一樣，把x和y的位置對(duì)調(diào)即得證。

(4)x<0,y<0,則x+y<0

因?yàn)椋踃］||.=2+x,［Y］?.=2+y

所以［X］補(bǔ)+［Y］補(bǔ)=2+x+2+y=2+(2+x+y)

上式第二部分一定是小于2大于1的數(shù)，進(jìn)位2必丟失，又因(x+y)<0

所以［X］補(bǔ)+［Y］?b=2+(x+y)=［X+Y］補(bǔ)(mod2)

83、某計(jì)算機(jī)字長(zhǎng)32位，有16個(gè)通用寄存器，主存容量為1U字，采用單字長(zhǎng)二地址指令,

共有64條指令，試采用四種尋址方式(寄存器、直接、變址、相對(duì))設(shè)計(jì)指令格式。

解：64條指令需占用操作碼字段(0P)6位，源寄存器和F1標(biāo)寄存器各4位，尋址模式(X)

2位，形式地址(D)16位，其指令格式如下：

3126252221181716150

-0P目標(biāo)源D

尋址模式定義如下:

x=00寄存器尋址操作數(shù)由源寄存器號(hào)和目標(biāo)寄存器號(hào)指定

x=01直接尋址有效地址E=(D)

X=10變址尋址有效地址E=(Rx)+D

X=11相對(duì)尋址有效地址E=（PC）+D

其中R、為變址寄存器（10位），PC為程序計(jì)數(shù)器（20位），位移量D可正可負(fù)。該指令格式

可以實(shí)現(xiàn)RR型，RS型尋址功能。

84、如圖B2.1表示使用快表（頁(yè)表）的虛實(shí)地址轉(zhuǎn)換條件，快表存放在相聯(lián)存貯器中，其

中容量為8個(gè)存貯單元。問(wèn)：

當(dāng)CPU按虛擬地址1去訪問(wèn)主存時(shí)，主存的實(shí)地址碼是多少？

當(dāng)CPU按虛擬地址2去訪問(wèn)主存時(shí)，主存的實(shí)地址碼是多少？

當(dāng)CPU按虛擬地址3去訪問(wèn)主存時(shí)，主存的實(shí)地址碼是多少？

頁(yè)號(hào)該頁(yè)在主存中的起始地址虛擬地址頁(yè)號(hào)頁(yè)內(nèi)地址

3342000

1150324

2538000

79600070128

2

660000

480516

440000

3

1580000

550000

3070000

解：（1）用虛擬地址為1的頁(yè)號(hào)15作為快表檢索項(xiàng)，查得頁(yè)號(hào)為15的頁(yè)在主存中的起始

地址為80000,故將80000與虛擬地址中的頁(yè)內(nèi)地址碼0324相加，求得主存實(shí)地址碼為

80324o

主存實(shí)地址碼=96000+0128=96128

虛擬地址3的頁(yè)號(hào)為48,當(dāng)用48作檢索項(xiàng)在快表中檢索時(shí)，沒(méi)有檢索到頁(yè)號(hào)為48的頁(yè)面,

此時(shí)操作系統(tǒng)暫停用戶作業(yè)程序的執(zhí)行，轉(zhuǎn)去執(zhí)行查頁(yè)表程序。如該頁(yè)面在主存中，則將該

頁(yè)號(hào)及該頁(yè)在主存中的起始地址寫(xiě)入主存；如該頁(yè)面不存在，則操作系統(tǒng)要將該頁(yè)面從外存

調(diào)入主存，然后將頁(yè)號(hào)及其在主存中的起始地址寫(xiě)入快表。

85、己知x=-0.01111,y=+0.11001,

求［x］補(bǔ)，［一X］補(bǔ)，［y］補(bǔ)，［一y］樸,x+y=?,x-y=?

解：[X]1ft=1.01111[x]?.=1.10001所以：［-x］撲

[y=0.11001[y=0.11001所以：［-y］補(bǔ)

[x]補(bǔ)11.10001[X]補(bǔ)

+[y]補(bǔ)00.11001+[-y11.00111

[X+y卜00.01010[x-y

所以：x+y=+0.01010因?yàn)榉?hào)位相異，結(jié)果發(fā)生溢出

86、假設(shè)機(jī)器字長(zhǎng)16位，主存容量為128K字節(jié)，指令字長(zhǎng)度為16位或32位，共有128

條指令，設(shè)計(jì)計(jì)算機(jī)指令格式，要求有直接、立即數(shù)、相對(duì)、基值、間接、變址六種尋址方

式。

解：由己知條件，機(jī)器字長(zhǎng)16位，主存容量128KB/16=64K字，因此MAR=16位，共

128條指令，故0P字段占7位。采用單字長(zhǎng)和雙字長(zhǎng)兩種指令格式，其中單字長(zhǎng)指令用于

算術(shù)邏輯和I/。類指令，雙字長(zhǎng)用于訪問(wèn)主存的指令。

159543210

OPRiR2

159865320

OPXR2

D

尋址方式由尋址模式,X定義如下:

X=000直接尋址E=D(64K)

X=001立即數(shù)D=操作數(shù)

X=010相對(duì)尋址E=PC+DPC=16位

X=()11基值尋址E=t+D,%=16位

X=100間接尋址E=(D)

X=101變址尋址E=Rx+D,Rx=10位

87、某機(jī)字長(zhǎng)32位，常規(guī)設(shè)計(jì)的存儲(chǔ)空間W32M,若將存儲(chǔ)空間擴(kuò)至256M,請(qǐng)?zhí)岢鲆环N可

能方案。

解：可采用多體交叉存取方案，即將主存分成8個(gè)相互獨(dú)立、容量相同的模塊M0,Mi,4，…

科，每個(gè)模塊32Mx32位。它各自具備一?套地址寄存器、數(shù)據(jù)緩沖寄存器，各自以同等的方

式與CPU傳遞信息,其組成結(jié)構(gòu)如圖B3.3：

CPU訪問(wèn)8個(gè)存貯模塊，可采用兩種方式：一種是在一個(gè)存取周期內(nèi)，同時(shí)訪問(wèn)8個(gè)存貯模

塊，由存貯器控制器控制它們分時(shí)使用總線進(jìn)行信息傳遞。另一種方式是：在存取周期內(nèi)分

時(shí)訪問(wèn)每個(gè)體，即經(jīng)過(guò)1/8存取周期就訪問(wèn)一個(gè)模塊。這樣，對(duì)每個(gè)模塊而言，從CPU

給出訪存操作命令直到讀出信息，仍然是一個(gè)存取周期時(shí)間。而對(duì)CPU來(lái)說(shuō)，它可以在一個(gè)

存取周期內(nèi)連續(xù)訪問(wèn)8個(gè)存貯體，各體的讀寫(xiě)過(guò)程將重疊進(jìn)行。

88、圖B3.1所示的處理機(jī)邏輯框圖中，有兩條獨(dú)立的總線和兩個(gè)獨(dú)立的存貯器。已知指令

存貯器IM最大容量為16384字(字長(zhǎng)18位),數(shù)據(jù)存貯器DM最大容量是65536字(字長(zhǎng)

16位)。各寄存器均有“打入”(RG和“送出"(R?)左制命令，但圖中未標(biāo)出。

設(shè)處理機(jī)指令格式為：

171090

-OP[5F

加法指令可寫(xiě)為“ADDX(R])"。其功能是(AG)+((Rt)+X)-AC”其中((RD+X)

部分通過(guò)尋址方式指向數(shù)據(jù)存貯器，現(xiàn)取R為試畫(huà)出ADD指令從取指令開(kāi)始到執(zhí)行結(jié)

束的操作序列圖，寫(xiě)明基本操作步驟和相應(yīng)的微操作控制信號(hào)。

解：加法指令“ADDX(Ri)”是一條隱含指令，其中一個(gè)操作數(shù)來(lái)自AC。，另一個(gè)操作數(shù)在

數(shù)據(jù)存貯器中，地址由通用寄存器的內(nèi)容(R.)加上指令格式中的X量值決定，可認(rèn)為這是

一種變址尋址。因此，指令周期的操作流程圖如圖B3.4,相應(yīng)的微操作控制信號(hào)列在框圖

外。

89、設(shè)［x］補(bǔ)=XQ.XlX2…Xn,求證:

0,「1>xN0

[X]>F2XO+X,其中XO=J

1,0>xS-1

證明：當(dāng)1>x20時(shí)，卻x為正小數(shù)，貝IJ

1>[x]M=x^0

因?yàn)檎龜?shù)的補(bǔ)碼等于正數(shù)本身，所以

1>X0.X】X2r.Xn2(),Xo=0

當(dāng)1>X>-1時(shí)，即X為負(fù)小數(shù)，根據(jù)補(bǔ)碼定義有：

2>[x]>|.=2+x>1(mod2)

即2>Xo.X】X2…Xn>1>Xn=1

所以正數(shù)：符號(hào)位X。=0

負(fù)數(shù)：符號(hào)位xo=1{

若1>x20,xo=0,貝lj[x]補(bǔ)=2x(i+x=x

若l<x<0,xo=l,貝ij[x]仆=2x°ix=2ix

0,1〉x20

{1,0>x>>1

90、如圖B8.1表示用快表(頁(yè)表)的虛實(shí)地址轉(zhuǎn)換條件，快表放在相聯(lián)存貯

器中，其容量為8個(gè)存貯單元，問(wèn)：

(1)當(dāng)CPU按虛地址1去訪問(wèn)主存時(shí)主存的實(shí)地址碼是多少？

(2)當(dāng)CPU按虛地址2去訪問(wèn)主存時(shí)主存的實(shí)地址碼是多少？

(3)當(dāng)CPU按虛地址3去訪問(wèn)主存時(shí)生存的實(shí)地址碼是多少？

頁(yè)號(hào)該頁(yè)在主存中的起始地址虛擬地址頁(yè)號(hào)頁(yè)內(nèi)地址

3342000

1150324

2538000

79600070128

2

660000

480516

440000

1580000

550000

3070000

解：(1)用虛擬地址為1的頁(yè)號(hào)15作為快表檢索項(xiàng)，查得頁(yè)號(hào)為15的頁(yè)在主存中

的起始地址為80000,故將80000與虛擬地址中的頁(yè)內(nèi)地址碼0324相加，

求得主存實(shí)地址碼為80324。

主存實(shí)地址碼=96000+0128=96128

虛擬地址3的頁(yè)號(hào)為48,當(dāng)用48作檢索項(xiàng)在快表中檢索時(shí)，沒(méi)有檢索到頁(yè)號(hào)為48的頁(yè)面,

此時(shí)操作系統(tǒng)暫停用戶作業(yè)程序的執(zhí)行，轉(zhuǎn)去執(zhí)行查頁(yè)表程序。如該頁(yè)面在主存中，則將該

頁(yè)號(hào)及該頁(yè)在主存中的起始地址寫(xiě)入主存；如該頁(yè)面不存在，則操作系統(tǒng)要將該頁(yè)面從外存

調(diào)入主存，然后將頁(yè)號(hào)及其在主存中的起始地址寫(xiě)入快表。

91、某微機(jī)的指令格式如下所示:

15109870

操作碼XI)

D:位移量

X:尋加特征位

X=00：直接尋址；

X=01：用變址寄存器XI進(jìn)行變址;

X=10：用變址寄存器X2進(jìn)行變址;

X=ll：相對(duì)尋址

設(shè)(PC)=1234H,(X1)=0037H,(X2)=1122H(H代表十六進(jìn)制數(shù)),請(qǐng)確定下列指令的有效

地址。

①4420H②2244H③132211④3521H⑤6723H

解：

1)X=OO,D=20H,有效地址E=20H

2)X=10,1)=44H,有效地址E=1122H+44H=1166H

3)X=ll,D=22H,有效地址E=1234H+22H=1256H

4)X=01,D=211l,有效地址E=0037H+21H=0058H

5)X=ll,D=23H，有效地址E=1234H+23H=1257H

92、圖B8.2給出了微程序控制的部分微指令序列，圖中每一框代表一條微指令。分支點(diǎn)a

由指令寄存器%兩位決定，分支點(diǎn)b由條件碼標(biāo)志c決定。現(xiàn)采用斷定方式實(shí)現(xiàn)微程

序的程序控制，已知微地址寄存器長(zhǎng)度為8位，要求：

設(shè)計(jì)實(shí)現(xiàn)該微指令序列的微指令字順序控制字段的格式。

畫(huà)出微地址轉(zhuǎn)移邏輯圖。

解.：（1）已知微地址寄存器長(zhǎng)度為8位，故推知控存容量為256單元。所給條件中微程序有

兩處分支轉(zhuǎn)移。如不考慮他分支轉(zhuǎn)移，則需要判別測(cè)試位巴，P?（直接控制），故順序控制

字段共1（）位，其格式如下,Ai表示微地址寄存據(jù)：

PiP?Ai,A2,，,As

判別字段下地址字段

（2）轉(zhuǎn)移邏輯表達(dá)式如下：

As=Pi?IRB?Tj

A：=Pi,IRs,L

A6=P2-Co?T?

其中。為節(jié)拍脈沖信號(hào)。在Pi條件下，當(dāng)IL=1時(shí)，心脈沖到來(lái)時(shí)微地址寄存器的第8

位人將置T,從而將該位由“0”修改為“1"。如果出=0,則A的“0”狀態(tài)保持不變,

A-fM的修改也類似。

根據(jù)轉(zhuǎn)移邏輯表達(dá)式，很容易畫(huà)出轉(zhuǎn)移邏輯電路圖，可用觸發(fā)器強(qiáng)制端實(shí)現(xiàn)。

93、求證：[x]撲-[y]?b=[x]補(bǔ)+[-y]補(bǔ)

因?yàn)閇x]補(bǔ)+[y]補(bǔ)=[x+y]補(bǔ)

所以[y]補(bǔ)=[x+y]補(bǔ)-[x]補(bǔ)①

又[x-y]?=[x+(-y)]補(bǔ)=[x]撲+[-y]補(bǔ)

所以[-y]?h=[x-y]Jh-[x]補(bǔ)②

將①和②相加，得

[y]補(bǔ)+[-y]?=[x+y]補(bǔ)+[x-y]樸一[x]?-[x]補(bǔ)

=[x+y+x-y]?-[x]M-[x]M

=[x+x]?-[x]#-[x]#=

94、CPU執(zhí)行一段程序時(shí)，cache完成存取的次數(shù)為5000次，主存完成存取的次數(shù)為200

次。已知cache存取周期為40ns,主存存取周期為160ns。求：

1).Cache命中率H。

2).Cache/主存系統(tǒng)的訪問(wèn)效率c。

3).平均訪問(wèn)時(shí)間Ta。

解：①命中率H=Nc/1Nc+Nm)=5000/(5000+2000)

②主存慢于cache的倍率R=Tm/Tc=160ns/40ns=4

訪問(wèn)效率：

e=1/[r+(1—r)H]=1/[4+(1—4)X0,96]

=89.3%

③平均訪問(wèn)時(shí)間Ta=Tc/e=40/0.893=45ns

95、指令格式如下所示，DP為操作碼字段，試分析指令格式的特點(diǎn)。

15107430

OP源寄存器基值寄存器

位移量（16位）

解：（1）雙字長(zhǎng)二地址指令，用于訪問(wèn)存儲(chǔ)器。

（2）操作碼字段OP為6位，可以指定2$二64種操作。

（3）一個(gè)操作數(shù)在源寄存器（共16個(gè)），另一個(gè)操作數(shù)在存儲(chǔ)器中（由基值寄存器

和位移量決定），所以是RS型指令。

96、某機(jī)運(yùn)算器框圖如圖B7.1所示，其中ALU由通用函數(shù)發(fā)生器組成，此一M*為多路開(kāi)關(guān),

采用微程序控制，若用微指令對(duì)該運(yùn)算器要求的所有控制信號(hào)進(jìn)行微指令編碼的格式設(shè)計(jì),

列出各控制字段的編碼表，

解：當(dāng)24個(gè)控制信號(hào)全部用微指令產(chǎn)生時(shí)，可采用字段譯碼法進(jìn)行編碼控制，采用的微指

令格式如下（其中目地操作數(shù)字段與打入信號(hào)段可結(jié)合并公用，后者加上節(jié)拍脈沖控制即

可）。

3位3位5位4位3位2位

XXXXXXXXXXXXXXXXXXXX

目的操作數(shù)源操作數(shù)運(yùn)算操作移動(dòng)操作直接控制判別下址字段

編碼表如下:

目的操作數(shù)字段源操作數(shù)字段運(yùn)算操作字段移位門(mén)字段直接控制字段

001a,LDR(1C01eMSOSIS2s3L,R,S,Ni,j,+1

010b,LDR.CIOf

Oilc,LDROHg

100d,LDR100h

97、（1）某總線在一個(gè)總線周期中并行傳送4個(gè)字節(jié)的數(shù)據(jù)，假設(shè)一個(gè)總線周期等于一個(gè)

總線時(shí)鐘周期，總線時(shí)鐘頻率為33MHz，總線帶寬是多少？（2）如果一個(gè)總線周期中并

行傳送64位數(shù)據(jù)，總線時(shí)鐘頻率升為66MHz，總線帶寬是多少？

解：（1）設(shè)總線帶寬用Dr表示，總線時(shí)鐘周期用T=l/f表示，一個(gè)總線周期傳送的數(shù)據(jù)量

用D表示，根據(jù)定義可得Dr=D/T=DX（1/T）=DXf=4BX33X106/s=132MB/s

(2)64位=8B

Dr=DXf=8BX66X10°/s=528MB/s

98、利用串行方式傳送字符（如圖），每秒鐘傳送的比恃（bit）位數(shù)常稱為波特率。假設(shè)

數(shù)據(jù)傳送速率是120個(gè)字符/秒，每一個(gè)字符格式規(guī)定包含10個(gè)比特位（起始位、停止位、

8個(gè)數(shù)據(jù)位），問(wèn)傳送的波特率是多少?每個(gè)比特位占用的時(shí)間是多少？

解：

波特率為：10位X120/秒=1200波特

每個(gè)比特位占用的時(shí)間Tc是波特率的倒數(shù)：

X10-3

99、磁盤(pán)組有6片磁盤(pán)，每片有兩個(gè)記錄面，最上最下兩個(gè)面不用。存儲(chǔ)區(qū)域內(nèi)徑22cm,

外徑33cm,道密度為40道/cm,內(nèi)層位密度400位/cm,轉(zhuǎn)速6000轉(zhuǎn)/分。問(wèn)：

（1）共有多少柱面？

（2）盤(pán)組總存儲(chǔ)容量是多少？

（3）數(shù)據(jù)傳輸率多少？

（4）采用定長(zhǎng)數(shù)據(jù)塊記錄格式,，直接尋址的最小單位是什么？尋址命令中如何表示磁盤(pán)地址？

（5）如果某文件長(zhǎng)度超過(guò)一個(gè)磁道的容量，應(yīng)將它記錄在同一個(gè)存儲(chǔ)面上，還是記錄在同一

個(gè)柱面上？

解：（1）有效存儲(chǔ)區(qū)域=16.571=5.5（cm）

因?yàn)榈烂芏?4（）道/cm,所以40X55=220道，即220個(gè)圓柱面。

（2）內(nèi)層磁道周長(zhǎng)為2nR=2XXI1=69.08（cm）

每道信息量=40（）位/cmX69.08cm=27632位=3454B

每面信息量=3454BX220=759880B

盤(pán)組總?cè)菡?759880BX10=7598800B

（3）磁盤(pán)數(shù)據(jù)傳輸率Dr=rN

N為每條磁道容量，N=3454B

r為磁盤(pán)轉(zhuǎn)速，r=6000轉(zhuǎn)/60秒=100轉(zhuǎn)/秒

Dr=rN=100X3454B=34540DB/s

（4）采用定長(zhǎng)數(shù)據(jù)塊格式，直接尋址的最小單位是一個(gè)記錄塊（一個(gè)扇區(qū)），每個(gè)記錄塊記錄

固定字節(jié)數(shù)目的信息，在定長(zhǎng)記錄的數(shù)據(jù)塊中，活動(dòng)頭磁盤(pán)組的編址方式可用如下格式：

臺(tái)號(hào):柱號(hào)（磁道）號(hào):扇區(qū)號(hào):盤(pán)面號(hào)/磁頭號(hào)

此地址格式表示有4臺(tái)磁盤(pán)（2位），每臺(tái)有16個(gè)記錄面/盤(pán)面（4位），每面有256個(gè)磁道

（8位），每道有16個(gè)扇區(qū)（4位）。

（5）如果某文件長(zhǎng)度超過(guò)一個(gè)磁道的容量，應(yīng)將它記錄在同一個(gè)柱面上，因?yàn)椴恍枰匦抡?/p>

道，數(shù)據(jù)讀/寫(xiě)速度快。

100、用16KX8的SRAM設(shè)計(jì)組成一個(gè)64