計(jì)算機(jī)組成原理 (一)

一、選擇

1.常用的虛擬存儲(chǔ)器尋址系統(tǒng)由兩級(jí)存儲(chǔ)器組成。

A.主存一輔存；B.Cache—主存；C.Cache—輔存；D.主存一硬盤。

2.一個(gè)16Kxi6位的存儲(chǔ)器，其地址線和數(shù)據(jù)線的總和是。

A.28；B.30；C.18；D.20。

3.某計(jì)算機(jī)字長(zhǎng)是16位，它的存儲(chǔ)容量是1MB,按字編址，它的尋址范圍是0

A.512K；B.IM；C.512KB；D.1MB。

4.存儲(chǔ)字長(zhǎng)是指。

A.存放在一個(gè)存儲(chǔ)單元中的二進(jìn)制代碼組合；

B.存放在一個(gè)存儲(chǔ)單元中的二進(jìn)制代碼位數(shù)；

C.存儲(chǔ)單元的個(gè)數(shù)；D.機(jī)器指令的位數(shù)。

5.存儲(chǔ)周期是指o

A.存儲(chǔ)器的寫入時(shí)間；

B.存儲(chǔ)器進(jìn)行連續(xù)寫操作允許的最短間隔時(shí)間；

C.存儲(chǔ)器進(jìn)行連續(xù)讀或?qū)懖僮魉试S的最短間隔時(shí)間；

D.指令執(zhí)行時(shí)間。

6.在程序的執(zhí)行過程中，Cache與主存的地址映射是由0

A.操作系統(tǒng)來(lái)管理的；D.程序員調(diào)度的；

C.由硬件自動(dòng)完成的；D.用戶軟件完成。

7.下列器件中存取速度最快的是<.

A.Cache：B.主存；C.寄存器；D.輔存。

8.設(shè)機(jī)器數(shù)字長(zhǎng)為32位，一個(gè)容量為16MB的存儲(chǔ)器，CPU按半字尋址，其尋址范圍是。

A.224；B.223；C.222；D.22,O

9.下列說法中正確的是。

A.Cache與主存統(tǒng)一編址，Cache的地址空間是主存地址空間的一部分；

B.主存儲(chǔ)器只由易失性的隨機(jī)讀寫存儲(chǔ)器構(gòu)成：

C.單體多字存儲(chǔ)器主要解決訪存速度的問題；

D.Cache不與主存統(tǒng)一編址，Cache的地址空間不是主存地址空間的一部分。

10.Cache的地址映象中比較多的采納“按內(nèi)容尋址”的相聯(lián)存儲(chǔ)器來(lái)實(shí)現(xiàn)。

A.直接映象；B.全相聯(lián)映象；C.組相聯(lián)映象；D.以上都有。

11.在計(jì)算機(jī)的層次化存錯(cuò)器結(jié)構(gòu)中，虛擬存儲(chǔ)器是指0

A.將幫助存儲(chǔ)器當(dāng)作主存儲(chǔ)器使用；B.將高速緩存當(dāng)作主存儲(chǔ)器使用；

C.將主存儲(chǔ)器當(dāng)作高速緩存使用；D.將主存儲(chǔ)器當(dāng)作幫助存儲(chǔ)器使用。

12.一個(gè)8Kxi6位的存儲(chǔ)器，其地址線和數(shù)據(jù)線的總和是.

A.28；B.29：C.24：D.19。

13.某計(jì)算機(jī)字長(zhǎng)是32位，它的存儲(chǔ)容量是64KB,按字編址，它的尋址范圍是。

A.16KB：B.16K；C.32K：D.32KB。

二、名詞解釋

1.組相連地址映射

2.全相連地址映射

三、問答

1.設(shè)計(jì)題（依據(jù)題目要求寫出具體作答步驟和結(jié)果。）

設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用礴（低電平有效）作訪存掌握信號(hào),

而作讀寫命令信號(hào)（高電平為讀，低電平為寫）。現(xiàn)有下列存儲(chǔ)芯片：

ROM（2Kx8位，4Kx4位，8Kx8位），

RAM（1KX4位，2Kx8位，4Kx8位）

及741sl38譯碼器和其他門電路（門電路自定）。

試從上述規(guī)格中選用合適芯片，畫出CPU和存儲(chǔ)芯片的連接圖。要求：

（1）最小4K地址為系統(tǒng)程序區(qū)，409676383地址范圍為用戶程序區(qū)；

（2）指出選用的存儲(chǔ)芯片類型及數(shù)量；

（3）具體畫出片選規(guī)律。

2.設(shè)CPU有16根地址線，8根數(shù)據(jù)線，并用作訪存掌握信號(hào)（低電平有效），用作讀/

寫掌握信號(hào)（高電平為讀，低電平為寫）?，F(xiàn)有下列存儲(chǔ)芯片：1KX4位RAM：4KX8位

RAM；8KX8位RAM；2KX8位ROM；4KX8位ROM；8KX8位ROM及74LSI38譯碼

器和各種門電路，如圖所示。畫出CPU與存儲(chǔ)器的連接圖，要求

（1）主存地址空間安排：

6000H?67FFH為系統(tǒng)程序區(qū)；

6800H?6BFFH為用戶程序區(qū)。

（2）合理選用上述存儲(chǔ)芯片，說明各選幾片？

（3）具體畫出存儲(chǔ)芯片的片選規(guī)律圖。

3.某計(jì)算機(jī)的主存地址空間大小為256MB,按字節(jié)編址。指令Cache和數(shù)據(jù)Cache分別,

均有8個(gè)Cache行.每個(gè)Cache行大小為64B.數(shù)據(jù)Cache采納宜接映射方式。現(xiàn)有兩

個(gè)功能相同的程序A和B,其偽代碼如下所示：

程甫A：程序B：

inta[256][256];inta[256][256J;

intsuni_array1()intsum_array2()

((

inti,j,sum=0;inti.j,sum=0;

for(i=0;i<256;i++)for(j=0;j<256;j++)

for(j=0;j<256;j++)for(i=0;i<256;i++)

sum+=a(i][j]：sum+=a[i][j]：

returnsum；returnsum；

))

補(bǔ)碼表示，程序編譯時(shí)i,j,sum均安排在寄存器中，數(shù)組a按行優(yōu)先方式存放，其首地

址為320（十進(jìn)制數(shù)）。請(qǐng)回答下列問題，要求說明理由或給出計(jì)算過程。

（1）若不考慮用于Cache全都性維護(hù)和替換算法的掌握位，則數(shù)據(jù)Cache的總?cè)萘繛?/p>

多少？

（2）數(shù)組元素a[0][31]和各自所在的主存塊對(duì)應(yīng)的Cache行號(hào)分別是多少（Cache

行號(hào)從0開頭）？

（3）程序A和B的數(shù)據(jù)訪問命中率各是多少？哪個(gè)程序的執(zhí)行時(shí)間更短？

某計(jì)算機(jī)存儲(chǔ)器按字節(jié)編址，虛擬（規(guī)律）地址空間大小為16MB,主存（物理）地址

空間大小為1MB,頁(yè)面大小為4KB；Cache采納直接映射方式，共8行；主存與Cache±

間交換的塊大小為32Bo系統(tǒng)運(yùn)行到某一時(shí)刻時(shí)，頁(yè)表的部分內(nèi)容和Cache的部分內(nèi)容分

別如題5-a圖、題5-b圖所示，圖中頁(yè)框號(hào)及標(biāo)記字段的內(nèi)容為十六進(jìn)制形式。

虛頁(yè)號(hào)有效位頁(yè)框號(hào)……行號(hào)有效位標(biāo)記……

0106.........01020??????

1104……10—.........

2115.........2101D??????

3102.........31105??????

40—........41064.........

512B.........5114D.........

60—.........60—??????

7132.........7127A……

題5-a圖頁(yè)表的部分內(nèi)容題5-b圖Cache的部分內(nèi)容

請(qǐng)回答下列問題:（1）虛擬地址共有

幾位，哪幾位表示頁(yè)號(hào)？物理地址共有幾位，哪幾位表示頁(yè)框號(hào)（物理頁(yè)號(hào)）？

（2）使用物理地址訪問Cache時(shí)，物理地址應(yīng)劃分成哪幾個(gè)字段？要求說明每個(gè)字段的

位數(shù)及在物理地址中的位置。

（3）虛擬地址001C60H所在的頁(yè)面是否在主存中？若在主存中，則該虛擬地址對(duì)應(yīng)的物

理地址是什么？訪問該地址時(shí)是否Cache命中？要求說明理由。

（4）假定為該機(jī)配置一個(gè)4路組相聯(lián)的TLB,該TLB共可存放8個(gè)頁(yè)表項(xiàng)，若其當(dāng)前內(nèi)

容（十六進(jìn)制）如題5-c圖所示，則此時(shí)虛擬地址024BACH所在的頁(yè)面是否在主存中？要

求說明理由。

第一章輸入輸出系統(tǒng)

一、選擇

1.在的計(jì)算機(jī)系統(tǒng)中，外設(shè)可以和主存儲(chǔ)器單元統(tǒng)一編址，因此可以不使用I/O

指令。

A.單總線；B.雙總線；C.三總線；D.以上三種總線。

2.CPU響應(yīng)中斷的時(shí)間是0

A.中斷源提出懇求；B.取指周期結(jié)束；C.執(zhí)行周期結(jié)束；D.間址周期結(jié)束。

3.DMA訪問主存時(shí)，讓CPU處于等待狀態(tài)，等DMA的一批數(shù)據(jù)訪問結(jié)束后，CPU再

恢復(fù)工作，這種狀況稱作。

A.停止CPU訪問主存；B.周期挪用；C.DMA與CPU交替訪問；D.DMA。

4.總線通信中的同步掌握是。

A.只適合于CPU掌握的方式；B.由統(tǒng)一時(shí)序掌握的方式；

C.只適合于外圍設(shè)施掌握的方式；D.只適合于主存。

5.以下是錯(cuò)誤的。

A.中斷服務(wù)程序可以是操作系統(tǒng)模塊；

B.中斷向量就是中斷服務(wù)程序的入口地址：

C.中斷向量法可以提高識(shí)別中斷源的速度；

D.軟件查詢法和硬件法都能找到中斷服務(wù)程序的入口地址。

6.響應(yīng)中斷懇求的條伶是____。

A.外設(shè)提出中斷；B.外設(shè)工作完成和系統(tǒng)允許時(shí)；

C.外設(shè)工作完成和中斷標(biāo)記觸發(fā)器為“I”時(shí)；D.CPU提出中斷。

7.在中斷周期中，將允許中斷觸發(fā)器置“0”的操作由完成。

A.硬件；B.關(guān)中斷指令；C.開中斷指令；D.軟件。

8.CPU通過____啟動(dòng)通道。

A.執(zhí)行通道命令；B.執(zhí)行I/O指令；

C.發(fā)出中斷懇求；D.程序查詢。

9.總線中地址線的作用是o

A.只用于選擇存儲(chǔ)器單元；B.由設(shè)施向主機(jī)供應(yīng)地址；

C.用于選擇指定存儲(chǔ)器單元和I/O設(shè)施接口電路的地址；

D.即傳送地址又傳送數(shù)據(jù)。

10.總線的異步通信方式。

A.不采納時(shí)鐘信號(hào)，只采納握手信號(hào)；

B.既采納時(shí)鐘信號(hào)，又采納握手信號(hào)：

C.既不采納時(shí)鐘信號(hào)，又不采納握手信號(hào)；

D.采納時(shí)鐘信號(hào)，不采納握手信號(hào)。

II.以下敘述_____是正確的。

A.外部設(shè)施一旦發(fā)出中斷懇求，便馬上得到CPU的響應(yīng)；

B.外部設(shè)施一旦發(fā)出中斷懇求，CPU應(yīng)馬上響應(yīng)；

C.中斷方式一般用于處理隨機(jī)消失的服務(wù)懇求；

D.程序查詢用于鍵盤中斷。

12.DMA方式的接口電路中有程序中斷部件，其作用是。

A.實(shí)現(xiàn)數(shù)據(jù)傳送；B.向CPU提出總線使用權(quán)；

C.向CPU提出傳輸結(jié)束；D.發(fā)中斷懇求。

13.在中斷接口電路中，向量地址可通過送至CPU。

A.地址線：B.數(shù)據(jù)線；C.掌握線：D.狀態(tài)線。

14.總線復(fù)用方式可以。

A.提高總線傳輸帶寬；B.增加總線功能；

C.削減總線中信號(hào)線數(shù)量；D,提高CUP采用率。

15.I/O與主機(jī)交換信息的方式中，DMA方式的特點(diǎn)是o

A.CPU與設(shè)施串行工作，傳送與主程序串行工作；

B.CPU與設(shè)施并行工作，傳送與土程序串行工作；

C.CPU與設(shè)施并行工作，傳送與主程序并行工作；

D.CPU與設(shè)施串行工作，傳送與主程序并行工作。

16.下列敘述中是正確的。

A.程序中斷方式中有中斷懇求，DMA方式中沒有中斷懇求；

B.程序中斷方式和DMA方式中實(shí)現(xiàn)數(shù)據(jù)傳送都需中斷懇求；

C.程序中斷方式和DMA方式中都有中斷懇求，但目的不同；

D.DMA要等到指令周期結(jié)束時(shí)才進(jìn)行周期竊取。

17.中斷向量可供應(yīng)____o

A.被選中設(shè)施的地比；B.傳送數(shù)據(jù)的起始地址；

C.中斷服務(wù)程序入口地址；D.主程序的斷點(diǎn)地址，

18.總線的異步通信方式。

A.不采納時(shí)鐘信號(hào)，只采納握手信號(hào)；

B.既采納時(shí)鐘信號(hào)，又采納握手信號(hào)；

C.既不采納時(shí)鐘信號(hào)，乂不采納握手信號(hào)；

D.采納時(shí)鐘信號(hào)，不采納握手信號(hào)。

19.若一個(gè)8比特組成的字符至少需10個(gè)比特來(lái)傳送，這是傳送方式。

A.同步；B.異步；C.并聯(lián)；D.混合。

20.CPU響應(yīng)DMA懇求的時(shí)間是o

A.可在指令周期內(nèi)的任一存取周期結(jié)束時(shí)；

B.必需在一個(gè)總線周期結(jié)束時(shí)；

C.必需在一條指令執(zhí)行完畢時(shí)；

D.在判明沒有中斷懇求之后。

21.I/O與主機(jī)交換信息的方式中，中斷方式的特點(diǎn)是o

A.CPU與設(shè)施串行工作，傳送與主程序串行工作；

B.CPU與設(shè)施并行工作，傳送與主程序串行工作

C.CPU與設(shè)施并行工作，傳送與主程序并行工作；

D.CPU與設(shè)施串行工作，傳送與主程序并行工作

22.在獨(dú)立懇求方式下，若有N個(gè)設(shè)施，則。

A.有一個(gè)總線懇求信號(hào)和一個(gè)總線響應(yīng)信號(hào)；

B.有N個(gè)總線懇求信號(hào)和N個(gè)總線響應(yīng)信號(hào)；

C.有一個(gè)總線懇求信號(hào)和N個(gè)總線響應(yīng)信號(hào)；

D.有N個(gè)總線懇求，言號(hào)和一個(gè)總線響應(yīng)信號(hào)。

23.DMA接口。

A.可以用于主存與主存之間的數(shù)據(jù)交換；B.內(nèi)有中斷機(jī)制；

C.內(nèi)有中斷機(jī)制，可以處理特別狀況；D.內(nèi)無(wú)中斷機(jī)制

24.三種集中式總線掌握中，方式對(duì)電路故障最敏感。

A.鏈?zhǔn)讲樵?；B.計(jì)數(shù)器定時(shí)查詢；C.獨(dú)立懇求：D.以上都不對(duì)

25.以下敘述____是錯(cuò)誤的。

A.一個(gè)更高級(jí)的中斷懇求肯定可以中斷另一個(gè)中斷處理程序的執(zhí)行；

B.DMA和CPU必需分時(shí)使用總線；

C.DMA的數(shù)據(jù)傳送不需CPU掌握；D.DMA中有中斷機(jī)制。

二、問答：

1.系統(tǒng)總線

2.多重中斷

3.總線通信掌握中同步和異步通信的特點(diǎn)。

4.以I/O設(shè)施的中斷處理過程為例，說明一次程序中斷的全過程。

5.完整的總線傳輸周期包括哪幾個(gè)階段？簡(jiǎn)要敘述每個(gè)階段的工作。

6.程序查詢方式和程序中斷方式都要由程序?qū)崿F(xiàn)外圍設(shè)施的輸入/輸出，它們有何不同？

7.設(shè)某機(jī)有四個(gè)中斷源A、B、C、D,其硬件排隊(duì)優(yōu)先次序?yàn)锳>B>C>D,現(xiàn)要求將中

斷處理次序改為D>A>C>B.

（1）寫出每個(gè)中斷源對(duì)應(yīng)的屏蔽字。

（2）按下圖時(shí)間軸給出的四個(gè)中斷源的懇求時(shí)刻，畫出CPU執(zhí)行程序的軌跡。設(shè)每個(gè)中

斷源的中斷服務(wù)程序時(shí)間均為20pso

程序

I.除J個(gè)不向總芯片外，分別指出存儲(chǔ)器、運(yùn)算器、掌握器和I/O系統(tǒng)各自可采納什么方

法提高機(jī)器速度，各舉一例簡(jiǎn)要說明。

2.能不性—52。瀕3。飛，6器5。明60詞。"8。,%（）

不能說卡申而上叔越快+機(jī)盎的利皮析感快」由+機(jī)梏的速度不片⑹'7有關(guān)，還與機(jī)

器周期中月:D忖鐘周期委〈及指令周次之所含的機(jī)器周期數(shù)有關(guān)。向忤王頻的機(jī)器，由于

機(jī)器周期所含時(shí)鐘周期數(shù)小I可，機(jī)器的速度也不同。機(jī)器周期中所含時(shí)鐘周期數(shù)少的機(jī)器，

速度更快。

此外，機(jī)器的速度還和其他許多因素有關(guān)，如主存的速度、機(jī)器是否配有Cache、總線

的數(shù)據(jù)傳輸率、硬盤的速度、以及機(jī)器是否采納流水技術(shù)等等。機(jī)器速度還可以用MIPS（每

秒執(zhí)行百萬(wàn)條指令數(shù)）和CPI（執(zhí)行一條指令所需的時(shí)鐘周期數(shù)）來(lái)衡量。

3.除了采納高速芯片外，從計(jì)算機(jī)的各個(gè)子系統(tǒng)的角度分析，指出6種以上（含6科）提

高整機(jī)速度的措施。

第二章計(jì)算機(jī)的運(yùn)算方法

1.馮?諾伊曼機(jī)工作方式的基本特點(diǎn)是o

A.多指令流單數(shù)據(jù)流；B.按地址訪問并挨次執(zhí)行指令；

C.堆棧操作：D.存儲(chǔ)器按內(nèi)容選擇地址。

2.浮點(diǎn)數(shù)的表示范圍和精度取決于。

A.階碼的位數(shù)和尾數(shù)的機(jī)器數(shù)形式；B.階碼的機(jī)器數(shù)形式和尾數(shù)的位數(shù)；

C.階碼的位數(shù)和尾數(shù)的位數(shù)；D.階碼的機(jī)器數(shù)形式和尾數(shù)的機(jī)器數(shù)形式。

3.對(duì)有關(guān)數(shù)據(jù)加以分類、統(tǒng)計(jì)、分析，這屬于計(jì)算機(jī)在方面的應(yīng)用。

A.數(shù)值計(jì)算；B.幫助設(shè)計(jì)；C.數(shù)據(jù)處理；D.實(shí)時(shí)掌握。

4.加法器采納先行進(jìn)位的目的是o

A.優(yōu)化加法器的結(jié)構(gòu)；B.節(jié)約器材；C.加速傳遞進(jìn)位信號(hào)；D.增加加法器結(jié)構(gòu)。

5.設(shè)寄存器內(nèi)容為80H,若它對(duì)應(yīng)的真值是-127,則該機(jī)器數(shù)是。

A.原碼；B.補(bǔ)碼；C.反碼；D.移碼。

6.在浮點(diǎn)機(jī)中，推斷補(bǔ)碼規(guī)格化形式的原則是o

A.尾數(shù)的第一數(shù)位為I,數(shù)符任意；B.尾數(shù)的符號(hào)位與第一數(shù)位相同；

C.尾數(shù)的符號(hào)位與第一數(shù)位不同；D.階符與數(shù)符不同。

7.若9BH表示移碼（含I位符號(hào)位）.其對(duì)應(yīng)的十進(jìn)制數(shù)是0

A.27；B.-27；C.-101；D.101。

8.計(jì)算機(jī)中表示地址時(shí)，采納o

A.原碼；B.補(bǔ)碼；C.反碼；D.無(wú)符號(hào)數(shù)。

9.設(shè)寄存器內(nèi)容為10000000,若它等于+0,則為o

A.原碼；B.補(bǔ)碼；C.反碼；D.移碼。

10.當(dāng)定點(diǎn)運(yùn)算發(fā)生溢出時(shí)，應(yīng)_____O

A.向左規(guī)格化；B.向右規(guī)格化；C.發(fā)出出錯(cuò)信息；D.舍入處理。

11.在整數(shù)定點(diǎn)機(jī)中，下述第種說法是正確的。

A.原碼和反碼不能表示-1,補(bǔ)碼可以表示-1;

B.三種機(jī)器數(shù)均可表示-1；

C.三種機(jī)器數(shù)均可表示且三種機(jī)器數(shù)的表示范圍相同；

D.三種機(jī)器數(shù)均不行表示-1。

12.設(shè)浮點(diǎn)數(shù)字長(zhǎng)為32位，欲表示±6萬(wàn)的十進(jìn)制數(shù)，在保證數(shù)的最大精度條件下，除

階符、數(shù)符各取I位外，階碼和尾數(shù)各取幾位？按這樣安排，該浮點(diǎn)數(shù)溢出的條件是什么？

.答：由于*=65536

則±6萬(wàn)的十進(jìn)制數(shù)需16位二進(jìn)制數(shù)表示。

對(duì)于尾數(shù)為16位的浮點(diǎn)數(shù)，因16需用5位二進(jìn)制數(shù)表示，即

（16）i-=（10000）-,

故除階符外，階碼至少取5位。為了保證數(shù)的最大精度，最終階碼取5位，尾數(shù)取32-1

-1-5=25位。

按這樣安排，當(dāng)階碼大于+31時(shí)，浮點(diǎn)數(shù)溢出，需中斷處理。

13.設(shè)機(jī)器數(shù)字長(zhǎng)為8位(含1位符號(hào)位)，設(shè)A=2,B=-孕,計(jì)算[A±BL，推斷溢

6432

出并還原成真值。

14.已知：A=-0.1011,B=-0.0110求：[A+B「卜，并推斷結(jié)果是否溢出。

15.設(shè)機(jī)器數(shù)字長(zhǎng)為8位(含一位符號(hào)位在內(nèi))，若A=+15,B=+24,求[A-B]補(bǔ)并還原成

真值。

16.設(shè)x=+U,y=+N,試用變形補(bǔ)碼計(jì)算x+y,并用雙符號(hào)位推斷結(jié)果是否溢出。

1616

18.已知：兩浮點(diǎn)數(shù)x=0.1101x2i0,y=0.1011x2°'求：x+y

解：lX]ff=110,0.1101

[Y]浮=1OL0.1011

(1)求階差并對(duì)階：

[△E]撲=[E：-E[補(bǔ)=[Ex]補(bǔ)+[-Ey]補(bǔ)=00010+11111=00001

即AE為1,x的階碼大，應(yīng)使近右移1位，Ey加1,

[Yh=110,0.0101(I)

其中(1)表示My右移1位后移出的最低一位數(shù)。

(2)尾數(shù)和

[M]fr=[Mx]補(bǔ)I[MY]件

DO.1101

+DO.0101(1)

~1010(1)

(3)規(guī)格化處理

尾數(shù)運(yùn)算結(jié)果的符號(hào)位與最高數(shù)值位為同值，應(yīng)執(zhí)行右規(guī)處理，結(jié)果為

0.11010(1),階碼為111o

(4)舍入處理

采納0舍1入法處理，則有

0.11010

+1_________

0.11011

(5)判溢出

階碼符號(hào)位為00,不溢出，故得最終結(jié)果為

x+y=2nlX(0.11011)

第三章指令系統(tǒng)

一、選擇

1.用以指定待執(zhí)行指令所在地址的是。

A.指令寄存器；B.數(shù)據(jù)計(jì)數(shù)器；C.程序計(jì)數(shù)器；D.累加器。

2.下列說法中是正確的。

A.加法指令的執(zhí)行周期肯定要訪存；

B.加法指令的執(zhí)行周期肯定不訪存；

C.指令的地址碼給出存儲(chǔ)器地址的加法指令，在執(zhí)行周期肯定訪存；

D.指令的地址碼給出存儲(chǔ)器地址的加法指令，在執(zhí)吁周期不肯定訪存。

3.基址尋址方式中，操作數(shù)的有效地址是o

A.基址寄存器內(nèi)容加上形式地址(位移量);

B.程序計(jì)數(shù)器內(nèi)容加上形式地址；

C.變址寄存器內(nèi)容加上形式地址；

D.寄存器內(nèi)容加上形式地址。

4.變址尋址方式中，操作數(shù)的有效地址是。

A.基址寄存器內(nèi)容加上形式地址（位移量）；

B.程序計(jì)數(shù)器內(nèi)容加上形式地址；

C.變址寄存器內(nèi)容加上形式地址；

D.寄存器內(nèi)容加上形式地址。

5.程序掌握類指令的功能是。

A.進(jìn)行主存和CPU之間的數(shù)據(jù)傳送；

B.進(jìn)行CPU和設(shè)施之間的數(shù)據(jù)傳送；

C.轉(zhuǎn)變程序執(zhí)行的挨次；

D.肯定是自動(dòng)加+1。

6.指令寄存器的位數(shù)取決于。

A.存儲(chǔ)器的容量；B.指令字長(zhǎng)；

C.機(jī)器字長(zhǎng)；D.存儲(chǔ)字長(zhǎng)。

7.在運(yùn)算器中不包含o

A.狀態(tài)寄存器；B.數(shù)據(jù)總線；C.ALU：D.地址寄存器。

8.直接尋址的無(wú)條件轉(zhuǎn)移指令功能是將指令中的地址碼送入o

A.PC；B.地址寄存器：C.累加器；D.ALUo

9.I/O采納統(tǒng)一編址時(shí)，進(jìn)行輸入輸出操作的指令是。

A.掌握指令；B.訪存指令；

C.輸入輸出指令；D.程序指令1.時(shí)鐘周期

10.尋址對(duì)于實(shí)現(xiàn)程序浮動(dòng)供應(yīng)了較好的支持。

A.間接尋址；B.變址尋址；C.相對(duì)尋址；D.直接尋址。

11.水平型微指令的特點(diǎn)是o

A.一次可以完成多個(gè)操作；B.微指令的操作掌握字段不進(jìn)行編碼；

C.微指令的格式簡(jiǎn)短；D.微指令的格式較長(zhǎng)。

12.在掌握器的掌握方式中，機(jī)器周期內(nèi)的時(shí)鐘周期個(gè)數(shù)可以不相同，這屬于

A.同步掌握；B.異步掌握；C.聯(lián)合掌握；D.人工掌握。

13.下列敘述中是正確的。

A.掌握器產(chǎn)生的全部掌握信號(hào)稱為微指令；

B.微程序掌握器比硬連線掌握器更加敏捷；

C.微處理器的程序稱為微程序；

D.指令就是微指令。

14.CPU中的譯碼器主要用于o

A.地址譯碼；B.指令譯碼；C.選擇多路數(shù)據(jù)至ALU；D.數(shù)據(jù)譯碼。

15.超流水線技術(shù)是o

A.縮短原來(lái)流水線的處理器周期；

B.在每個(gè)時(shí)鐘周期內(nèi)司時(shí)并發(fā)多條指令；

C.把多條能并行操作的指令組合成一條具有多個(gè)操作碼字段的指令；

D.以上都不對(duì)。

16.以下敘述中錯(cuò)誤的是。

A.指令周期的第一個(gè)操作是取指令；

B.為了進(jìn)行取指令操作，掌握器需要得到相應(yīng)的指令；

C.取指令操作是掌握器自動(dòng)進(jìn)行的；

D.指令周期的第一個(gè)操作是取數(shù)據(jù)。

17.垂直型微指令的特點(diǎn)是____。

A.微指令格式垂直表示；B.掌握信號(hào)經(jīng)過編碼產(chǎn)生；

C.采納微操作碼；D.采納微指令碼。

18.計(jì)算機(jī)操作的最小單位時(shí)間是。

A.時(shí)鐘周期；B.指令周期；C.CPU周期；D.中斷周期。

19.下列描述中是正確的。

A.掌握器能理解、解程并執(zhí)行全部的指令；

B.一臺(tái)計(jì)算機(jī)包括輸入、輸出、掌握、存儲(chǔ)及算邏運(yùn)算五個(gè)單元；

C.全部的數(shù)據(jù)運(yùn)算都在CPU的掌握器中完成；

D.以上答案都正確。

20.以下敘述中是錯(cuò)誤的。

A.取指令操作是掌握器固有的功能，不需要在操作碼掌握下完成；

B.全部指令的取指令操作都是相同的；

C.在指令長(zhǎng)度相同的狀況下，全部指令的取指操作都是相同的；

D.一條指令包含取指、分析、執(zhí)行三個(gè)階段。

21.下列敘述中是錯(cuò)誤的。

A.采納微程序掌握器的處理器稱為微處理器；

B.在微指令編碼中，編碼效率最低的是直接編碼方式;；

C.在各種微地址形成方式中，增量計(jì)數(shù)器法需要的挨次掌握字段較短；

D.CMAR是掌握器中存儲(chǔ)地址寄存器。

22.組合規(guī)律掌握器與微程序掌握器相比o

A.兩者的硬件結(jié)構(gòu)系統(tǒng)簡(jiǎn)單程度相同

B.組合規(guī)律掌握器的硬件結(jié)構(gòu)比較簡(jiǎn)潔

C.微程序掌握器的硬件結(jié)構(gòu)比較簡(jiǎn)潔

D.組合規(guī)律掌握器易于進(jìn)行指令擴(kuò)充

23.在采納增量計(jì)數(shù)器法的微指令中，下一條微指令的地址____。

A.在當(dāng)前的微指令中；B.在微指令地址計(jì)數(shù)器中；

C.在程序計(jì)數(shù)器；D.在CPU中。

24.由于CPU內(nèi)部操作的速度較快，而CPU訪問一次存儲(chǔ)器的時(shí)間較長(zhǎng)，因此機(jī)器周期通

常由_____來(lái)確定。

A.指令周期；B.存取周期；C.間址周期；D.執(zhí)行周期。

25.RISC機(jī)器。

A.不肯定采納流水技術(shù)；B.肯定采納流水技術(shù)：

C.CPU配備很少的通用寄存器；D.CPU配備許多的通用寄存器。

26.在下列尋址方式中，尋址方式需要先計(jì)算，再訪問主存。

A.馬上；B.變址；C.間接；D.直接。

27.在二地址指令中是正確的。

A.指令的地址碼字段存放的肯定是操作數(shù)：

B.指令的地址碼字段存放的肯定是操作數(shù)地址；

C.運(yùn)算結(jié)果通常存放在其中一個(gè)地址碼所供應(yīng)的地址中；

D.指令的地址碼字段存放的肯定是操作碼。

28.在掌握器的掌握信號(hào)中，相容的信號(hào)是的信號(hào)。

A.可以相互替代；B.可以相繼消失；

C.可以同時(shí)消失；D.不行以同時(shí)消失。

29.計(jì)算機(jī)操作的最小單位時(shí)間是o

A.時(shí)鐘周期；B.指令周期；C.CPU周期；D.執(zhí)行周期。

30.CPU不包括o

A.地址寄存器；B.指令寄存器IR；C.地址譯碼器；D.通用寄存器。

31.尋址便于處理數(shù)組問題。

A.間接尋址；B.變址尋址；C.相對(duì)尋址；D.馬上尋址。

32.超標(biāo)量技術(shù)是,

A.縮短原來(lái)流水線的處理器周期；

B.在每個(gè)時(shí)鐘周期內(nèi)同時(shí)并發(fā)多條指令；

C.把多條能并行操作的指令組合成一條具有多個(gè)操作碼字段的指令；

D.以上都不對(duì)。

33.在掌握器的掌握方式中，機(jī)器周期內(nèi)的時(shí)鐘周期個(gè)數(shù)可以不相同，這屬于o

A.同步掌握；B.異步掌握；C.聯(lián)合掌握；D.局部掌握。

二、名詞解釋

I機(jī)器周期在計(jì)算機(jī)中，為了便于管理，常把一條指令的執(zhí)行過程劃分為若干個(gè)階段，

每一階段完成一項(xiàng)工作。例如，取指令、存儲(chǔ)器讀、存儲(chǔ)器寫等，這每一項(xiàng)工作稱為一個(gè)基

本操作。完成一個(gè)基本操作所需要的時(shí)間稱為機(jī)器周期。

2.周期挪用

3.微程序是將一條機(jī)器指令所需要的操作編寫成一段微程序，每一個(gè)微程序包含若干條

微指令，每一條微指令對(duì)應(yīng)一條或多條微操作。

4.水平型微指令水平型微指令的特點(diǎn)是一次能定義并執(zhí)行多個(gè)并行操作的微命令。從編

碼方式看，直接編碼、字段直接編碼、字段間接編碼以及直接編碼和字段直接和間接混合編

碼都屬水平型微指令。其中直接編碼速度最快，字段編碼要經(jīng)過譯碼，故速度受影響。

5.超標(biāo)量(Superscalar)技術(shù)是指在每個(gè)時(shí)鐘周期內(nèi)可同時(shí)并發(fā)多條獨(dú)立指令，即以

并行操作方式將兩條或兩條以上指令編譯并執(zhí)行，在一個(gè)時(shí)鐘周期內(nèi)需要多個(gè)功能部件。

6.機(jī)器指令由0、1代碼組成，能被機(jī)器直接識(shí)別。機(jī)器指令可由有序微指令組成的微

程序來(lái)解釋，微指令也是由0、1代碼組成，也能被機(jī)器直接識(shí)別。

7.同步掌握方式

8.直接編碼

9.異步掌握方式：異步掌握不存在基準(zhǔn)時(shí)標(biāo)信號(hào)，微操作的時(shí)序是由專用的應(yīng)答線路掌

握的，即掌握器發(fā)出某一個(gè)微操作掌握信號(hào)后，等待執(zhí)行部件完成該操作時(shí)所發(fā)回的“回答”

或“終了”信號(hào)，再開頭下一個(gè)微操作。

10.RISCRISC是精簡(jiǎn)指令系統(tǒng)計(jì)算機(jī)，通過有限的指令條數(shù)簡(jiǎn)化處理器設(shè)計(jì)，已達(dá)到提

高系統(tǒng)執(zhí)行速度的目的。

11.直接尋址

12.字段直接編碼：字段直接編碼就是將微指令的操作掌握字段分成若干段，將一組互斥

的微命令放在一個(gè)字段內(nèi)，通過對(duì)這個(gè)字段譯碼，便可對(duì)應(yīng)每一個(gè)微命令，這種方式因靠字

段直接譯碼發(fā)出微命令，故又有顯式編碼之稱。

13.時(shí)鐘周期節(jié)拍，時(shí)鐘頻率的倒數(shù)，機(jī)器基本操作的最小單位。

14.超流水線(Superpipelining)技術(shù)是將一些流水線寄存器插入到流水線段中，好比

將流水線再分道，提高了原來(lái)流水線的速度，在一個(gè)時(shí)鐘周期內(nèi)一個(gè)功能部件被使用多次。

15.微程序掌握采納與存儲(chǔ)程序類似的方法來(lái)解決微操作命令序列的形成，將一條機(jī)器指

令編寫成一個(gè)微程序，每一個(gè)微程序包含若干條微指令，每一條指令包含一個(gè)或多個(gè)微操作

命令。

16.CISC簡(jiǎn)單指令集計(jì)算機(jī)（ComplexInstructionSetComputer,CISC）,指令系統(tǒng)浩

大，指令功能簡(jiǎn)單，指令格式、尋址方式多；絕大多數(shù)指令需多個(gè)機(jī)器周期完成；各種指令

都可訪問存儲(chǔ)器；采納微程序掌握；有專用寄存器，少量；難以用優(yōu)化編譯技術(shù)生成高效的

目標(biāo)代碼程序；

三、應(yīng)用題

1.某機(jī)主存容量為4Mxi6位，且存儲(chǔ)字長(zhǎng)等于指令字長(zhǎng)，若該機(jī)的指令系統(tǒng)具備97種操

作。操作碼位數(shù)固定，且具有直接、間接、馬上、相對(duì)、基址五種尋址方式。

（I）畫出一地址指令格式并指出各字段的作用；

（2）該指令直接尋址的最大范圍（十進(jìn)制表示）；

（3）一次間址的尋址范圍（十進(jìn)制表示）；

（4）相對(duì)尋址的位移量〔十進(jìn)制表示）。

答：

（1）一地址指令格式為（1分）

0PMA

OP操作碼字段，共7位，可反映85種操作：

M尋址方式特征字段，共3位，可反映6種尋址方式；

A形式地址字段，共16-7-3=6位（1分）

（2）直接尋址的最大范圍為26=64（1分）

（3）由于存儲(chǔ)字長(zhǎng)為32位，故一次間址的尋址范圍為2歷=65536（1分）

相對(duì)尋址的位移量為-32~+31（1分）

2.微程序掌握器包含哪幾個(gè)部分，說明每個(gè)部分的功能。

3.下圖為主機(jī)框圖，依據(jù)要求回答：

（1）若存儲(chǔ)器容量為64Kx32位，指出圖中各寄