2023年計(jì)算機(jī)組成題庫

第一章

一、選擇題

1.馮?諾依曼機(jī)工作的基本方式的特點(diǎn)是_____O

A多指令流單數(shù)據(jù)流

B按地址訪問并順序執(zhí)行指令

C堆棧操作

D存貯器按內(nèi)容選擇地址

2.完整的計(jì)算機(jī)應(yīng)涉及o

A運(yùn)算器、存儲(chǔ)器、控制器；

B外部設(shè)備和主機(jī)；

C主機(jī)和實(shí)用程序；

D配套的硬件設(shè)備和軟件系統(tǒng)；

3.計(jì)算機(jī)硬件能直接執(zhí)行的只有____o

A.符號(hào)語言B機(jī)器語言C匯編語言D機(jī)器語言和匯編語言

第三章

一、選擇題

1.系統(tǒng)總線中控制線的功能是o

A提供主存、I/O接口設(shè)備的控制信號(hào)和響應(yīng)信號(hào)

B提供數(shù)據(jù)信息

C提供時(shí)序信號(hào)

D提供主存、I/O接口設(shè)備的響應(yīng)信號(hào)

2.系統(tǒng)總線地址的功能是。

A選擇主存單元地址；

B選擇進(jìn)行信息傳瑜的設(shè)備；

C選擇外存地址；

D指定主存和I/。設(shè)備接口電路的地址；

3.同步傳輸之所以比異步傳輸具有較高的傳輸頻密是由于同步傳輸o

A不需要應(yīng)答信號(hào)；

B總線長度較短；

C用一個(gè)公共時(shí)鐘信號(hào)進(jìn)行同步；

D各部件存取時(shí)間較為接近；

4.采用串行接口進(jìn)行七位ASCH碼傳送，帶有一位奇偶校驗(yàn)位為1位起始位和

1位停止位，當(dāng)波特率為9600波特時(shí)，字符傳送速率為o

A.960B.873C.1371D.480

5.在32位總線系統(tǒng)中，若時(shí)鐘頻率為500MHZ,傳送一個(gè)32位字需要5個(gè)時(shí)鐘

周期，則該總線系統(tǒng)的數(shù)據(jù)傳輸速率為MB/So

A200B400C600D800

二、填空題

1.在計(jì)算機(jī)系統(tǒng)中，多個(gè)系統(tǒng)部件之間信息傳送的公共通路稱為A.。就其

所傳送信息的性質(zhì)而言，在公共通路上傳送的信息涉及數(shù)據(jù)、B.、C.

信息。

2.總線控制重要涉及控制和控制。

第四章

I.計(jì)算機(jī)系統(tǒng)中的存貯器系統(tǒng)是指O

ARAM存貯器

BROM存貯器

C主存貯器

Dcache＞主存貯器和外存貯器

2.存儲(chǔ)單元是指o

A存放一個(gè)二進(jìn)制信息位的存貯元B存放一個(gè)機(jī)器字的所有存貯元集合

C存放一個(gè)字節(jié)的所有存貯元集合D存放兩個(gè)字節(jié)的所有存貯元集合；

3.某一RAM芯片，其容量為512X8位，涉及電源和接地端，該芯片引出線的

最小數(shù)目應(yīng)是______O

A23B25C50D19

4.某SRAM芯片，存儲(chǔ)容量為64Kxi6位，該芯片的地址線和數(shù)據(jù)線數(shù)目為

A64,16B16,64C64,8D16,16。

5.某計(jì)算機(jī)字長32位，其存儲(chǔ)容量為4MB,若按半字編址，它的尋址范圍是

A4MBB2MBC2MD1M

6.某計(jì)算機(jī)字長32位,其存儲(chǔ)容量為4MB,若按字編址，它的尋址范II是

A.IMB.4MBC.4MD.1MB

7.某計(jì)算機(jī)字長16位，它的存貯容量是64KB,若按字編址，那么它的尋址范

圍是______

A.64KB.32KC.64KBD.32KB

8.主存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)的記憶設(shè)備，它重要用來。

A存放數(shù)據(jù)B存放程序C存放數(shù)據(jù)和程序D存放微程序

9.微型計(jì)算機(jī)系統(tǒng)中，操作系統(tǒng)保存在硬盤上，其主存儲(chǔ)器應(yīng)當(dāng)采用____o

ARAMBROMCRAM和ROMDCCP

10.某SRAM芯片，其容量為512X8位，涉及電源端和接地端，該芯片引出線

的最小數(shù)目應(yīng)為O

A23B25C5()D19

11.EPROM是指_____o

A.讀寫存儲(chǔ)器B.只讀存儲(chǔ)器

C.閃速存儲(chǔ)器D.光擦除可編程只讀存儲(chǔ)器

12.以下四種類型的半導(dǎo)體存儲(chǔ)器中，以傳輸同樣多的字為比較條件，則讀出數(shù)

據(jù)傳輸率最高的是。

ADRAMBSRAMC閃速存儲(chǔ)器DEPROM

13.下面常見的只讀存儲(chǔ)器中，只能有生產(chǎn)廠家在生產(chǎn)芯片的過程中寫入,

用戶無法修改。

A.只讀ROMB.PROMC.EPROMDEEPROM

14.動(dòng)態(tài)RAM是指.o

A工作時(shí)存儲(chǔ)內(nèi)容變化B工作中需動(dòng)態(tài)地改變訪問地址

C每隔一定期間要對(duì)存儲(chǔ)內(nèi)容進(jìn)行刷新D每次讀出后都需要根據(jù)原內(nèi)容重

寫一遍

14.交叉存貯器實(shí)質(zhì)上是一種存貯器，它能執(zhí)行獨(dú)立的讀寫

操作。

A模塊式，并行，多個(gè)B模塊式串行，多個(gè)

C整體式，并行，一個(gè)D整體式，串行，多個(gè)

15.主存貯器和CPU之間增長cache的目的是。

A解決CPU和主存之間的速度匹配問題

B擴(kuò)大主存貯器容量

C擴(kuò)大CPU中通用寄存器的數(shù)量

D既擴(kuò)大主存貯器容量，又?jǐn)U大CPU中通用寄存器的數(shù)量

16.cache用于存放主存數(shù)據(jù)的部分拷貝，主存單元地址與cache單元地址之間的

轉(zhuǎn)換工作由完畢。

A硬件B軟件C用戶D程序員

17.相朕存貯器是按進(jìn)行尋址的存貯器。

A地址方式B堆棧方式C內(nèi)容指定方式D地址方式與堆棧方式

18.多總線結(jié)構(gòu)的計(jì)算機(jī)系統(tǒng)，采用A方法，對(duì)提高系統(tǒng)的吞吐率最有效。

A多端口存貯器B提高主存的速度；

C交叉編址多模塊存貯器；D高速緩沖存貯器

19.cache存儲(chǔ)器的內(nèi)容應(yīng)當(dāng)與主存儲(chǔ)器的相應(yīng)單元內(nèi)容。

A保持一致B可以不一致C無關(guān)D有關(guān)

2O.cache存儲(chǔ)器的速度應(yīng)當(dāng)比從主存儲(chǔ)器取數(shù)的速度。

A快B稍快C相同D慢

21cache存儲(chǔ)器的內(nèi)容是調(diào)入的。

A操作系統(tǒng)B執(zhí)行程序時(shí)逐步C指令系統(tǒng)設(shè)立的專用指令D軟件

22.采用虛擬存貯器的直要目的是o

A提高主存貯器的存取速度；

B擴(kuò)大主存貯器的存貯空間，并能進(jìn)行自動(dòng)管理和調(diào)度；

C提高外存貯器的存取速度；

D擴(kuò)大外存貯器的存貯空間；

23.常用的虛擬存儲(chǔ)系統(tǒng)由____兩級(jí)存儲(chǔ)器組成，其中輔存是大容量的磁表面

存儲(chǔ)器。

A.cache—主存B.主存一輔存C.cache—輔存D.通用寄存器一主存

24.虛擬存儲(chǔ)器的邏輯地址位數(shù)比物理地址___o

A多B少C相等D不一定

二、填空題：

1.對(duì)存儲(chǔ)器的規(guī)定是A.,B.,C.o為了解決這三方面的矛

盾計(jì)算機(jī)采用多級(jí)存儲(chǔ)體系結(jié)構(gòu)。

2.主存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)中的記憶設(shè)備，它重要用來存放o

3.相聯(lián)存儲(chǔ)器不按地址而是按A.訪問的存儲(chǔ)器，在cache中用來存放B.

，在虛擬存儲(chǔ)器中用來存放C.0

4.Cache是一種A.存儲(chǔ)器，是為了解決CPU和主存之間B.不匹配

而采用的一項(xiàng)重要硬件技術(shù)。

第5章輸入輸出系統(tǒng)

一選擇題

1.微型機(jī)系統(tǒng)中，主機(jī)和高速硬盤進(jìn)行數(shù)據(jù)互換一般采用方式。

A.程序查詢B.程序中斷C.DMA

2.主機(jī)與設(shè)備傳送數(shù)據(jù)時(shí)，采用,主機(jī)與設(shè)備是串行工作。

A.程序查詢方式B.中斷方式C.DMA方式

3.主機(jī)與I/O設(shè)備傳送數(shù)據(jù)時(shí)，采用,CPU的效率最高。

A.程序查詢方式B.中斷方式C.DMA方式

4.中斷發(fā)生時(shí)，程序計(jì)數(shù)器內(nèi)容的保護(hù)和更新，是由完畢的。

A.硬件自動(dòng)B.進(jìn)棧指令和轉(zhuǎn)移指令C.訪存指令

5.中斷向量地址是。

A.子程序入口地址B中斷服務(wù)程序入口地址C中斷服務(wù)程序入口地

址的地址

6.采用DMA方式傳送數(shù)據(jù)時(shí)，每傳送一個(gè)數(shù)據(jù)要占用的時(shí)間。

A.一個(gè)指令周期B一個(gè)機(jī)器周期C一個(gè)存儲(chǔ)周期

7.I/O編址方式通常可分統(tǒng)一編址和不統(tǒng)一編址，o

A統(tǒng)一編址就是將I/O地址看做是存儲(chǔ)器地址的一部分，可用專門的I/O指令對(duì)

設(shè)備進(jìn)行訪問

B不統(tǒng)一編址是指I/O地址和存儲(chǔ)器地址是分開的，所有對(duì)I/O訪問必須有專門

的I/O指令

C統(tǒng)一編址是指I/O地址和存儲(chǔ)器地址是分開的，所以可用訪存指令實(shí)現(xiàn)CPU

對(duì)設(shè)備的訪問

8.計(jì)算機(jī)的外部設(shè)備是指。

A磁盤機(jī)B輸入輸出設(shè)備C電源及空調(diào)設(shè)備

9.I/O采用統(tǒng)一編址時(shí)，進(jìn)行輸入輸出操作的指令是。

A控制指令B訪存指令C輸入輸出指令

10.I/O采用不統(tǒng)一編力二時(shí)，進(jìn)行輸入輸出操作的指令是。

A控制指令B訪存指令C輸入輸出指令

11.中斷服務(wù)程序的最后一條指令是o

A轉(zhuǎn)移指令B出棧指令C中斷返回指令

12DMA方式的接口電路中有程序中斷部件，其作用是o

A實(shí)現(xiàn)數(shù)據(jù)傳送B向CPU提出總線使用權(quán)C向CPU提出傳輸結(jié)束

13.鍵盤、鼠標(biāo)、顯示器、打印機(jī)屬于設(shè)備。

A機(jī)一機(jī)通信B計(jì)算機(jī)信息存儲(chǔ)C人機(jī)交互

二.填空題

1.1/0接口電路通常具有、、和功能。

2.I/O的編址方式可分為和兩大類，前者需有獨(dú)立的I/O指令,

后者可通過指令和設(shè)備互換信息。

3.1/0和CPU之間不管是采用串行傳送還是并行傳送，它們之間的聯(lián)絡(luò)方式（定

期方式）可分為、、三種。

4.一次中斷解決過程大體可分為、、、和等

五個(gè)階段。

5.在DMA方式中，CPU和DMA控制器通常采用三種方法來分時(shí)使用主存，

它們是、和o

6.單重中斷的中斷服務(wù)程序的執(zhí)行順序?yàn)?、、、?/p>

中斷返回。

7.多重中斷的中斷服務(wù)程序的執(zhí)行順序?yàn)?、、、?/p>

中斷返回。

8I/O與主機(jī)互換信息的方式中，方式設(shè)備與CPU串行工作，并且傳送

與主程序串行工作；方式傳送與主程序也是串行工作，但設(shè)備與CPU并

行工作，方式設(shè)備與CPU不僅并行工作，并且傳送與主程序也是并行工

作的。

第6章計(jì)算機(jī)的運(yùn)算方法

一.選擇題

1.設(shè)存儲(chǔ)器位數(shù)為8位，機(jī)器數(shù)采用補(bǔ)碼形式(含1位符號(hào)位)。相應(yīng)于十進(jìn)制

數(shù)?27,寄存器內(nèi)容為o

A27HB9BHCE5H

2.對(duì)真值0表達(dá)形式唯一的機(jī)器數(shù)是。

A原碼B.補(bǔ)碼和移碼C反碼D以上都不對(duì)

3.某機(jī)字長8位，采用補(bǔ)碼形式(其中1位為符號(hào)位)，則機(jī)器數(shù)所能表達(dá)的范

圍是o

A?127~+127B?I28~+128C?128~+127

4.16位長的浮點(diǎn)數(shù)，其中階碼7位(含1位階符)，尾數(shù)9位(含1位數(shù)符)，

當(dāng)浮點(diǎn)數(shù)采用原碼表達(dá)時(shí)，所能表達(dá)的數(shù)的范圍是；當(dāng)采用補(bǔ)碼表達(dá)時(shí),

所能表達(dá)的數(shù)的范圍是。

A-264-264(1-24)B-263-263(1-2-8)C-263-263(1-2-9)D-263(1-2-8)-263(1-2-8)

5.［x］補(bǔ)=1.000…0,它代表的真值是o

A-0B-lC+I

6.設(shè)［X］原=1.X|X2X3X4,當(dāng)滿足下列時(shí)，X>-；成立。

AXI必為0,X2~X4至少有一個(gè)為1

BXI必為0,X2~X4任意

CXI必為1,X2~X4任意

7.設(shè)x為整數(shù)，［x］反=1,1111,相應(yīng)的真值是o

A-15B-lC-0

8.在整數(shù)定點(diǎn)機(jī)中，機(jī)器數(shù)采用補(bǔ)碼，雙符號(hào)位，若它的十六進(jìn)制表達(dá)為COH,

則它相應(yīng)的真值是o

A-1B+3C-64

9.若9BH表達(dá)移碼(含1位符號(hào)位)，其相應(yīng)的十進(jìn)制數(shù)是o

A27B-27C-101D101

10.設(shè)寄存器內(nèi)容為10000000,若它等于0，則為。

A原碼B補(bǔ)碼C反碼D移碼

11.大部分計(jì)算機(jī)內(nèi)的減法是用實(shí)現(xiàn)。

A將被減數(shù)加到減數(shù)中B從被減數(shù)中減去減數(shù)

C補(bǔ)數(shù)的相加D從減數(shù)中減去被減數(shù)

12.在浮點(diǎn)機(jī)中，判斷原碼規(guī)格化形式的原則是o

A尾數(shù)的符號(hào)位與第一數(shù)位不同B尾數(shù)的第一數(shù)位為1,數(shù)符任意

C尾數(shù)的符號(hào)位與第一數(shù)位相同D階符與數(shù)符不同

13.在浮點(diǎn)機(jī)中，判斷補(bǔ)碼規(guī)格化形式的原則是。

A尾數(shù)的第一數(shù)位為1,數(shù)符任意B尾數(shù)的符號(hào)位與第一數(shù)位相同

C尾數(shù)的符號(hào)位與第一數(shù)位不同D階符與數(shù)符不同

14.設(shè)機(jī)器數(shù)字長8位（含1位符號(hào)位），若機(jī)器數(shù)BAH為原碼，則算術(shù)左移一

位得,算術(shù)右移一位得o

AF4H;EDHBB4H;6DHCF4H;9DHDB5H;EDH

15.運(yùn)算器由許多部件組成，其核心部分是o

A數(shù)據(jù)總線B算術(shù)邏輯運(yùn)算單元C累加寄存器D多路開關(guān)

16.設(shè)機(jī)器數(shù)字長為16位（含-1位符號(hào)位），若用補(bǔ)碼表達(dá)定點(diǎn)小數(shù)，則最大正

數(shù)為0

A1-215B1-2,5C2,5-lD215

17.計(jì)算機(jī)中表達(dá)地址時(shí)，采用o

A原碼B補(bǔ)碼C反碼D無符號(hào)數(shù)

18.浮點(diǎn)數(shù)的表達(dá)范圍和精度取決于o

A階碼的位數(shù)和尾數(shù)的機(jī)器數(shù)形式B階碼的機(jī)器數(shù)形式和尾數(shù)的位數(shù)

C階碼的位數(shù)和尾數(shù)的位數(shù)D階碼的機(jī)器數(shù)形式和尾數(shù)的機(jī)器數(shù)形式

19.在運(yùn)算器中不包含。

A狀態(tài)寄存器B數(shù)據(jù)總線CALUD地址寄存器

20.在定點(diǎn)補(bǔ)碼運(yùn)算器中，若采用雙符號(hào)位，當(dāng)時(shí)表達(dá)結(jié)果溢出。

A雙符號(hào)位相同B雙符號(hào)位不同C兩個(gè)正數(shù)相加D兩個(gè)負(fù)數(shù)相加

21.在浮點(diǎn)數(shù)加減法的對(duì)階過程中，o

A將被加（減）數(shù)的階碼向加（減）數(shù)的階碼看齊

B將加（減）數(shù)的階碼向被加（減）數(shù)的階碼看齊

C將較大的階碼向較小的階碼看齊

D將較小的階碼向較大的階碼看齊

22.在浮點(diǎn)數(shù)中，當(dāng)數(shù)的絕對(duì)值太大，以至于超過所能表達(dá)的數(shù)據(jù)時(shí)，稱為浮點(diǎn)

數(shù)的0

A正上溢B上溢C正溢D正下溢

二.填空題

1.機(jī)器數(shù)為補(bǔ)碼，字長16位（含1位符號(hào)位），用十六進(jìn)制寫出相應(yīng)于整數(shù)定

點(diǎn)機(jī)的最大正數(shù)補(bǔ)碼是,最小負(fù)數(shù)補(bǔ)碼是o

2.某整數(shù)定點(diǎn)機(jī)，字長8位（含1位符號(hào)位），當(dāng)機(jī)器數(shù)分別采用原碼、補(bǔ)碼、

反碼及無符號(hào)數(shù)時(shí)，其相應(yīng)的真值范圍分別為—、—、—、和—（均用

十進(jìn)制表達(dá)）。

3.在整數(shù)定點(diǎn)機(jī)中，采用1位符號(hào)位，若寄存器內(nèi)容為1000（）（）00,當(dāng)它分別表

達(dá)為原碼、補(bǔ)碼、反碼及無符號(hào)數(shù)時(shí)，其相應(yīng)的真值范圍分別為一、一、一、

和—（均用十進(jìn)制表達(dá)）。

4.采用浮點(diǎn)表達(dá)時(shí)，若尾數(shù)為規(guī)格化形式，則浮點(diǎn)數(shù)的表達(dá)范圍取決于—的

位數(shù)，精度取決于—的位數(shù)，—擬定浮點(diǎn)數(shù)的正負(fù)。

5.一個(gè)浮點(diǎn)數(shù)，當(dāng)其尾數(shù)右移時(shí)，欲使其值不變，階碼必須o尾數(shù)右移一

位，階碼―o

6.若［x］反=1.01（）1（）11,則［-x］產(chǎn)o

7.最少需用一位二進(jìn)制數(shù)就能表達(dá)任一四位長的十進(jìn)制無符號(hào)整數(shù)。

8.正數(shù)原碼算術(shù)移位時(shí),一位不變，空位補(bǔ)—o負(fù)數(shù)原碼算術(shù)移位時(shí),一位

不變，空位補(bǔ)O

9.正數(shù)補(bǔ)碼算術(shù)移位時(shí),一位不變，空位補(bǔ)—o負(fù)數(shù)補(bǔ)碼算術(shù)左移時(shí),一位

不變，低位補(bǔ)—o負(fù)數(shù)補(bǔ)碼算術(shù)右移時(shí)，一位不變，高位補(bǔ)—。

10.正數(shù)原碼左移時(shí)，一位不變，高位丟1,結(jié)果—,右移時(shí)低位丟—，

結(jié)果引起誤差。負(fù)數(shù)原碼左移時(shí)，一位不變，高位丟1,結(jié)果—，右移時(shí)低

位丟—，結(jié)果對(duì)的。

11.在補(bǔ)碼一位乘法中，設(shè)［x］訃為被乘數(shù)，［yh卜為乘數(shù)，若ynyn+i（yn+i為低位）=00,

應(yīng)執(zhí)行操作，若ynyn+l=01,應(yīng)執(zhí)行操作，若ynyn+l=10,應(yīng)執(zhí)行操

作，若ynyn+.11,應(yīng)執(zhí)行—操作。若機(jī)器數(shù)字長為16位（不涉及符號(hào)位），

則補(bǔ)碼乘法需做一次—操作，最多需做—'次—操作。

第七章指令系統(tǒng)（重點(diǎn)7.3）

一、選擇題

1.指令系統(tǒng)采用不同尋找方式的目的是.

A、減少指令譯碼難度B、縮短指令字長，擴(kuò)大尋址空間，提高編程靈活性

C、實(shí)現(xiàn)程序的控制D、提高訪存速度

2.零地址運(yùn)算指令在指令格式中不給出操作數(shù)地址，它的操作數(shù)來自o

A、立即數(shù)和棧頂B、暫存器

C、棧頂和次棧頂D、內(nèi)存

3.i地址指令中，為完畢兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址譯碼指明的一個(gè)操作數(shù)外，另一個(gè)數(shù)

常采用。

A、堆棧尋址方式B、立即尋址方式

C、隱含尋址方式D、直接尋址方式

4.二地址指令中，操作數(shù)的物理位置可安排在。

A、兩個(gè)內(nèi)存單元B、兩個(gè)寄存器

C、一個(gè)主存單元和一個(gè)寄存器D、棧頂和次棧頂

5.操作數(shù)在寄存器中的尋址方式中，操作數(shù)在。

A、直接B、寄存器直接

C＞寄存器間接D、立即尋址

6.寄存器間接尋址方式中，操作數(shù)在中。

A、通用寄存器B、堆棧

C、主存單元D、指令中

7.變址尋址方式中，操作數(shù)的有效地址是o

A、基址寄存器內(nèi)容加上形式地址（位移量）B、程序計(jì)數(shù)器內(nèi)容加上形式地址

C、變址寄存器內(nèi)容加上形式地址

8.基址尋址方式中，操作數(shù)的有效地址是。

A、基址寄存器內(nèi)容加上形式地址（位移量）B、程序計(jì)數(shù)器內(nèi)容加上形式地址

C、變址寄存器內(nèi)容加上形式地址

9.采用基址尋址可擴(kuò)大尋址方位，且o

A.基址寄存器內(nèi)容由操作系統(tǒng)擬定，在程序執(zhí)行過程不可變

B.基址寄存器內(nèi)容由操作系統(tǒng)擬定，在程序執(zhí)行過程可變

C.基址寄存器內(nèi)容由用戶擬定，在程序執(zhí)行過程不可變

D.基址寄存器內(nèi)容由用戶擬定，在程序執(zhí)行過程可變

10.采用變址尋址可擴(kuò)人尋址范圍，且。

A.變址寄存器內(nèi)容由操作系統(tǒng)擬定，在程序執(zhí)行過程不可變

B.變址寄存器內(nèi)容由操作系統(tǒng)擬定，在程序執(zhí)行過程可變

C.變址寄存器內(nèi)容由用戶擬定，在程序執(zhí)行過程不可變

D.變址寄存器內(nèi)容由用戶擬定，在程序執(zhí)行過程可變

11.變址尋址和基址尋址的有效地址形成方式相似，但是.

A、變址寄存器的內(nèi)容在程序執(zhí)行過程中是不可變的

B、在程序執(zhí)行過程中，變址寄存器、基址寄存器和內(nèi)容都是可變的

C、在程序執(zhí)行過程中，些址寄存器的內(nèi)容不可變，變址寄存滯中的內(nèi)容可變

D、

12.堆棧尋址方式中，設(shè)A為累加器，SP為堆棧指示器，M（SP）為SP指示的棧頂單元,

假如進(jìn)棧操作的動(dòng)作順序?yàn)?A)(SP),(SP)-l一SP,那么出棧操作的動(dòng)作順序應(yīng)為

A、M(SP)fA,(SP)+1->SPB、(SP)+1-*SP,M(SP)-*A

C、(SP)-1-SP,M(SP)-A

14.程序控制類指令的功能是0

A.進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算B.進(jìn)行主存與CPU之間的數(shù)據(jù)傳送

C.進(jìn)行CPU和I/O設(shè)備之間的數(shù)據(jù)傳送D.改變程序執(zhí)行的順序

15.設(shè)相對(duì)尋址的轉(zhuǎn)移指令占兩個(gè)字節(jié)，第一字節(jié)是操作碼，第二字節(jié)是相對(duì)位移量(可正

可負(fù))，則轉(zhuǎn)移的地址范圍是。

A、255B、256C、254

16、直接、間接、立即三種尋址方式指令的執(zhí)行速度，由快到慢的順序是o

A、直接、立即、間接B、直接、間接、立即

C、立即、直接、間接

17、設(shè)機(jī)器字長為16位，存儲(chǔ)器按字編址，對(duì)于單字長指令而言，讀取該指令后，PC值自

動(dòng)加o

A、1B、2C、4

18、設(shè)計(jì)器字長為16位，存儲(chǔ)器按字節(jié)編址，CPU讀取一個(gè)單字長指令后，PC值自動(dòng)加

A、1B、2C、4

19、設(shè)機(jī)器字長為16位，存儲(chǔ)器按字節(jié)編址，設(shè)PC當(dāng)前值為1000H,當(dāng)讀取一條雙字長

指令后，PC值為.

A、1000HB、1002HC、1004H

20.在一地址指令中，下列是對(duì)的的.

A、僅有一個(gè)操作數(shù)，其地址由指令地址碼提供B、也許有一個(gè)操作數(shù)，也也許有兩個(gè)操作

數(shù)C、一定有兩個(gè)操作數(shù)，此外一個(gè)是隱含的

21(多選擇)下列尋址方式中，能反映RISC的特性。

A、豐富的尋址方式B、指令采用流水方式C、控制器采用微程序設(shè)計(jì)

D、只有LOAD/STORE指令訪問存儲(chǔ)器E、難以用優(yōu)化編譯生成高效的目的代碼

F、配置了多個(gè)通用寄存器

22、下列敘述中，能反映CISC的特性(多選)。

A、豐富的尋址方式B、控制器采用組合邏輯C、指令字長固定D、各種指令都可以訪

存E、大多數(shù)指令需要多個(gè)時(shí)鐘周期才干執(zhí)行完畢F、只有LOAD/STORE指令可以訪存

G、采用優(yōu)化編譯技術(shù)

二、填空題

1、立即尋址的指令其地址字段指出的不是,而是。

2、設(shè)D為指令字中的形式地址，D=FCH,(D)=4()172,假如采用直接尋址法女歌手，有效地址

為o參與運(yùn)算的操作數(shù)是o假如采用立即尋址，參與操作的操作

數(shù)是o

3、RISC的中文含義是。CISC的中文含義是o

4.寄存器和寄存器間接尋址時(shí)，指令地址碼部分出現(xiàn)的為。

第八、九、十章

一、選擇題

1.在CPU中跟蹤指令后繼地址的寄存器是o

A主存地址寄存器B程序計(jì)數(shù)器C指令寄存器D狀態(tài)條件寄存器

2.以下關(guān)于CPU的敘述，錯(cuò)誤的是o

ACPU產(chǎn)生每條指令的操作信號(hào)并將操作信號(hào)送往相應(yīng)的部件進(jìn)行控制

BPC除了存放指令地址，也可以臨時(shí)存儲(chǔ)算術(shù)/邏輯運(yùn)算結(jié)果

CCPU中的控制器決定計(jì)算機(jī)運(yùn)營過程的自動(dòng)化

D指令譯碼器是CPU控制器中的部件

3.在取指令操作完畢之后，PC中存放的是____o

A下一條實(shí)際執(zhí)行的指令地址B當(dāng)前指令地址

C下一條順序執(zhí)行的指令地址

D對(duì)于微程序控制的計(jì)算機(jī)，存放的是該條指令的微程序入口地址

4.指令周期是指_____o

ACPU從主存取出一條指令的時(shí)間；BCPU執(zhí)行一條指令的時(shí)間；

CCPU從主存取出一條指令加上CPU執(zhí)行這條指令的時(shí)間；

D時(shí)鐘周期時(shí)間

5.下列說法對(duì)的的是____o

A指令周期等于機(jī)器周期B指令周期小于機(jī)潛周期

C指令周期大于等于機(jī)器周期D指令周期是機(jī)器周期的兩倍

6.操作控制器的功能是o

A.產(chǎn)生時(shí)序信號(hào)B.從主存取出一條指令C.完畢指令操作的譯碼

D.從主存取出指令，完畢指令操作碼譯碼，并產(chǎn)生有關(guān)的操作控制信號(hào)，以解釋

執(zhí)行該指令

7.以下敘述中對(duì)的描述的句子是：o

A同一個(gè)CPU周期中，可以并行執(zhí)行的微操作叫相容性微操作

B同一個(gè)CPU周期中，不可以并行執(zhí)行的微操作叫相容性微操作

C同一個(gè)CPU周期中，可以并行執(zhí)行的微操作叫相斥性微操作

D同一個(gè)CPU周期中，不可以并行執(zhí)行的微操作叫相斥性微操作

8.微程序控制器中，機(jī)器指令與微指令的關(guān)系是____o

A.每一條機(jī)器指令由一條微指令來執(zhí)行

B.每一條機(jī)器指令由一段微指令編寫的微程序來解釋執(zhí)行

C.每一條機(jī)器指令組成的程序可由一條微指令來執(zhí)行

D.一條微指令由若干條機(jī)器指令組成

9.微程序控制器速度比硬布線控制器速度慢，重要是由于o

A.增長了從磁盤存儲(chǔ)器讀取微指令的時(shí)間

B.增長了從主存儲(chǔ)器讀取微指令的時(shí)間

C.增長了從指令寄存器讀取微指令的時(shí)間

D.增長了從控制存儲(chǔ)器讀取微指令的時(shí)間

10.存放微指令的控制存儲(chǔ)器從屬o

A輔助存儲(chǔ)器B高速緩存C主存儲(chǔ)器DCPU

11.流水CPU是由一系列叫做“段”的解決線路所組成，和具有m個(gè)并行部件

的CPU相比，一個(gè)m