精品課程 IC原理 第3章 集成電路中的無(wú)源元件.ppt

1、1,第3章 集成電路中的無(wú)源元件,3.1 集成電阻器 3.1.1 基區(qū)擴(kuò)散電阻 3.1.2 其他常用的集成電阻器 3.1.3 MOS集成電路中常用的電阻 3.2 集成電容器 3.2.1 雙極集成電路中常用的集成電容器 3.2.2 MOS集成電路中常用的MOS電容器 3.3 互連(內(nèi)連線) 3.3.1 金屬膜互連 3.3.2 擴(kuò)散區(qū)連線 3.3.3 多晶硅連線 3.3.4 交叉連線,2,3.1 集成電阻器,電阻是基本的元件，在集成工藝技術(shù)中有多種設(shè)計(jì)與制造電阻的方法，根據(jù)阻值和精度的要求可以選擇不同的電阻結(jié)構(gòu)和形狀。 集成電路中的電阻分為無(wú)源電阻和有源電阻。無(wú)源電阻通常是采用摻雜半導(dǎo)體或合金材料

2、制作的電阻，而有源電阻則是將晶體管進(jìn)行適當(dāng)?shù)倪B接和偏置，利用晶體管在不同的工作區(qū)所表現(xiàn)出來(lái)的不同的電阻特性來(lái)做電阻,3,3.1.1 基區(qū)擴(kuò)散電阻 眾所周知，摻雜半導(dǎo)體具有電阻特性，不同的摻雜濃度具有不同的電阻率，正是利用摻雜半導(dǎo)體所具有的電阻特性，可以制造電路所需的電阻器。 所謂擴(kuò)散電阻是指采用熱擴(kuò)散摻雜的方式構(gòu)造而成的電阻。這是最常用的電阻之一，工藝簡(jiǎn)單且兼容性好，缺點(diǎn)是精度稍差。,4,制造擴(kuò)散電阻的摻雜可以是工藝中的任何熱擴(kuò)散摻雜過(guò)程，可以摻N型雜質(zhì)，也可以是P型雜質(zhì)，還可以是結(jié)構(gòu)性的擴(kuò)散電阻，例如在兩層摻雜區(qū)之間的中間摻雜層，典型的結(jié)構(gòu)是n-p-n結(jié)構(gòu)中的P型區(qū)，這種電阻又稱為溝道電阻。

3、當(dāng)然，應(yīng)該選擇易于控制濃度誤差的雜質(zhì)層做電阻，保證擴(kuò)散電阻的精度。,5,基區(qū)擴(kuò)散電阻是最常用的電阻器,對(duì)小阻值電阻可采用胖短圖形、對(duì)一般阻值電阻可采用瘦長(zhǎng)圖形、對(duì)大阻值電阻可采用折疊圖形,6,N型外延層接電路的最高電位，或接至電阻器兩端中電位較高的一端。,7,在電阻的制作過(guò)程中，由于加工所引起的誤差，如擴(kuò)散過(guò)程中的橫向擴(kuò)散、制版和光刻過(guò)程中的圖形寬度誤差等，都會(huì)使電阻的實(shí)際尺寸偏離設(shè)計(jì)尺寸，導(dǎo)致電阻值的誤差。電阻條圖形的寬度W越寬，相對(duì)誤差W/W就越小，反之則越大。與寬度相比，長(zhǎng)度的相對(duì)誤差L/L則可忽略。因此，對(duì)于有精度要求的電阻，要選擇合適的寬度，如大于20m，以減小電阻條圖形誤差引起的失

4、配。,8,電阻圖形尺寸的計(jì)算 根據(jù)具體電路中對(duì)電阻大小的要求，可以非常方便地進(jìn)行電阻圖形設(shè)計(jì)。設(shè)計(jì)的依據(jù)是工藝提供的摻雜區(qū)的方塊電阻值和所需制作的電阻的阻值。一旦選中了摻雜區(qū)的類型，可以依據(jù)下式計(jì)算。 其中， Rs（或R ）是摻雜半導(dǎo)體薄層的薄層電阻，又稱方塊電阻，L是電阻條的長(zhǎng)度，W是電阻條的寬度，L/W是電阻所對(duì)應(yīng)的圖形的方塊數(shù)。因此，只要知道摻雜區(qū)的方塊電阻，然后根據(jù)所需電阻的大小計(jì)算出需要多少方塊，再根據(jù)精度要求確定電阻條的寬度，就能夠得到電阻條的長(zhǎng)度。,(3-1),9,當(dāng)然，這樣的計(jì)算是很粗糙的，因?yàn)樵谟?jì)算中并沒(méi)有考慮電阻的折彎形狀和端頭形狀對(duì)實(shí)際電阻值的影響，在實(shí)際的設(shè)計(jì)中需根據(jù)具

5、體的圖形形狀對(duì)計(jì)算加以修正，通常的修正包括端頭修正和拐角修正。 端頭和拐角修正 因?yàn)殡娮涌偸菑碾娮枳钚〉牡胤搅鲃?dòng)，因此，從引線孔流入的電流，絕大部分是從引線孔正對(duì)著電阻條的一邊流入的，從引線孔側(cè)面和背面流入的電流極少，因此，在計(jì)算端頭處的電阻值時(shí)需要引入一些修正，稱之為端頭修正。,10,11,端頭修正常采用經(jīng)驗(yàn)數(shù)據(jù)，以端頭修正因子k1，表示整個(gè)端頭對(duì)總電阻方塊數(shù)的貢獻(xiàn)。例如k1=0.5，表示整個(gè)端頭對(duì)總電阻的貢獻(xiàn)相當(dāng)于0.5方。圖3.2 給出了不同電阻條寬和端頭形狀的修正因子的經(jīng)驗(yàn)數(shù)據(jù)，圖中的虛線是端頭的內(nèi)邊界，它的尺寸通常為幾 何設(shè)計(jì)規(guī)則中擴(kuò) 散區(qū)對(duì)孔的覆蓋 數(shù)值。對(duì)于大電 阻LW情況， 端

6、頭對(duì)電阻的貢 獻(xiàn)可以忽略不計(jì)。,圖3.2,12,p.52,13,對(duì)于折彎形狀的電阻，通常每一直條的寬度都是相同的，在拐角處是一個(gè)正方形，但這個(gè)正方形不能作為一個(gè)電阻方來(lái)計(jì)算，這是因?yàn)樵诠战翘幍碾娏髅芏仁遣痪鶆虻?，靠近?nèi)角處的電流密度大，靠近外角處的電流密度小。經(jīng)驗(yàn)數(shù)據(jù)表明，拐角對(duì)電阻的貢獻(xiàn)只有0.5方，即拐角修正因子k2=0.5。,14,對(duì)一般圖形電阻的阻值采用計(jì)算電阻公式(3-1) ，折疊圖形電阻阻值的計(jì)算是各段相加，不過(guò)對(duì)端頭電阻和拐角電阻要進(jìn)行修正采用計(jì)算電阻公式(3-3) 。,當(dāng)LW時(shí)，可不考慮k1; 當(dāng)Wxjc時(shí)，可不考慮橫向修正m。此時(shí),15,16,襯底電位與分布電容 制作電阻的襯

7、底是和電阻材料摻雜類型相反的半導(dǎo)體，即如果電阻是P型半導(dǎo)體，襯底就是N型半導(dǎo)體，反之亦然。這樣，電阻區(qū)和襯底就構(gòu)成了一個(gè)pn結(jié)，為防止這個(gè)pn結(jié)導(dǎo)通，襯底必須接一定的電位。要求不論電阻的哪個(gè)端頭和任何的工作條件，都要保證pn結(jié)不能處于正偏狀態(tài)。,17,通常將P型襯底接電路中最低電位，N型襯底（外延層）接最高電位，這樣，最壞工作情況是電阻只有一端處于零偏置，其余點(diǎn)都處于反偏置。例如，上端頭接正電源的P型摻雜電阻，襯底（外延層）的N型半導(dǎo)體電接正電源，這樣在接正電源處，pn結(jié)是零偏置，越接近電阻的下端頭，P型半導(dǎo)體的電位越低，pn結(jié)反偏電壓越大。 也正是因?yàn)檫@個(gè)pn結(jié)的存在，又導(dǎo)致了摻雜半導(dǎo)體電阻

8、的另一個(gè)寄生效應(yīng)：寄生電容。 任何的pn結(jié)都存在結(jié)電容，電阻的襯底又通常都是處于交流零電位(直流的正、負(fù)電源端或地端)，使得電阻對(duì)交流地存在旁路電容。,18,如果電阻的一端接地，并假設(shè)寄生電容沿電阻均勻分布，則電阻幅模的-3dB帶寬近似為： 其中，R是電阻區(qū)的摻雜層方塊電阻，C0是單位面積電容，L是電阻的長(zhǎng)度。,19,3.1.2 其他常用的集成電阻器,xJE,20,21,22,隱埋層電阻精度輕差,Vcc,23,集成電路中電阻-基區(qū)溝道電阻,24,外延層電阻,25,外延層溝道電阻,26,離子注入電阻,同樣是摻雜工藝，由于離子注入工藝可以精確地控制摻雜濃度和注入的深度，并且橫向擴(kuò)散小，因此，采用離

9、子注入方式形成的電阻的阻值容易控制，精度較高。 這個(gè)電阻(見(jiàn)圖 3.14)由兩部分組成，離子注入?yún)^(qū)電阻和p+區(qū)端頭電阻，因?yàn)閜+區(qū)端頭的摻雜濃度較高，所以電阻值很小，實(shí)際的電阻阻值主要由離子注入?yún)^(qū)電阻決定，與熱擴(kuò)散摻雜電阻相比，減小了誤差，進(jìn)一步提高了精度。,27,離子注入電阻,28,離子注入電阻,29,同樣是摻雜工藝，由于離子注入工藝可以精確地控制摻雜濃度和注入的深度，并且橫向擴(kuò)散小，因此，采用離子注入方式形成的電阻的阻值容易控制，精度較高。 離子注入電阻由兩部分組成，離子注入?yún)^(qū)電阻和p+區(qū)端頭電阻，因?yàn)閜+區(qū)端頭的摻雜濃度較高，所以電阻值很小，實(shí)際的電阻阻值主要由離子注入?yún)^(qū)電阻決定，與熱擴(kuò)

10、散摻雜電阻相比，減小了誤差，進(jìn)一步提高了精度。,30,3.1.3 MOS集成電路中常用的電阻,1. 多晶硅電阻,阻值高，精度差,31,2. 用MOS晶體管形成電阻,用MOS晶體管形成電阻又叫有源電阻是指采用晶體管進(jìn)行適當(dāng)?shù)倪B接并使其工作在一定的狀態(tài)，利用它的直流導(dǎo)通電阻和交流電阻作為電路中的電阻元件使用。雙極型晶體管和MOS晶體管均可擔(dān)當(dāng)有源電阻，在這里將只討論以MOS器件作為有源電阻的情況，雙極型器件作為有源電阻的原理類似。,32,當(dāng)VDS很小時(shí)：,33,3.2 集成電容器 在集成電路中，電容也是一個(gè)重要的元件。IC中應(yīng)盡量避免使用電容器，因電容器占面積大。在雙極型模擬集成電路中，集成電容器

11、用作頻率補(bǔ)償以改善電路的頻率特性。在MOS模擬集成電路中，由于在工藝上制造集成電容比較容易，并且容易與MOS器件相匹配，故集成電容得到較廣泛的應(yīng)用。普通pn結(jié)電容的容量較小，有較大的溫度系數(shù)和寄生效應(yīng)等缺點(diǎn)，故應(yīng)用不多。,34,在雙極型和MOS模擬集成電路中的電容大多采用MOS結(jié)構(gòu)或其相似結(jié)構(gòu)。由于在MOS工藝中實(shí)現(xiàn)的MOS電容，匹配精度比電阻好，一般約為0.1%5%，因此在D/A、A/D轉(zhuǎn)換器和開關(guān)電容電路等集成電路中，往往用電容代替電阻網(wǎng)絡(luò)。,35,表 元件匹配數(shù)椐比較,表 列出了擴(kuò)散電阻、離子注入電阻和MOS電容器的若干性能比較。,36,3.2.1 雙極集成電路中常用的集成電容器,在雙極

12、集成電路中，常使用的集成電容器有：反偏PN結(jié)電容器。 PN結(jié)電容器的制作工藝完全和NPN管工藝兼容，但其電容值做不大。發(fā)射結(jié)的零偏單位面積電容大，但擊穿電壓低，約為69V；集電結(jié)的零偏單位面積電容小，但擊穿電壓高，約為20V。,37,Cjs,C,38,MOS電容器,Al,39,以N+硅作為下極板的MOS電容器,40,薄氧化層,41,MOS電容器,42,集成電路中MOS電容,43,以上介紹MOS電容器的電容量的大小和電容器的面積有關(guān)，與單位面積的電容即兩個(gè)極板之間的氧化層的厚度有關(guān)?？梢杂孟率接?jì)算： 真空電容率： 是二氧化硅的相對(duì)介電常數(shù)，約等于3.9，兩者乘積為 ，如果極板間氧化層的厚度為80

13、nm(0.08m)，可以算出單位面積電容量為 ，也就是說(shuō)，一個(gè)10，000m2面積的電容器的電容只有4.3pF。,44,單位面積的電容值較小，占有的芯片面積較大,溫度系數(shù)小，,當(dāng)下電極用N+發(fā)射區(qū)擴(kuò)散層時(shí)，MOS電容的電容值基本上與電壓大小及電壓極性無(wú)關(guān)； 單個(gè)MOS電容的誤差較大，約為20；但兩個(gè)MOS電容間的匹配誤差可以小于10；,MOS電容有較大的寄生電容。,MOS電容器的特點(diǎn)如下：,擊穿電壓較高，BV50V；,45,3.2.2 MOS集成電路中常用的MOS電容器,46,3.3 互連(內(nèi)連線) MOS IC尤其是Si柵MOS電路中，常用的布線一般有金屬、重?fù)诫s多晶硅（Poly-Si）、擴(kuò)散層和難熔金屬（W、Ti等）硅化物幾種。由于其特性、電導(dǎo)率的差異，用途也有所不同。 隨著器件電路尺寸按比例不斷縮小，由互連系統(tǒng)產(chǎn)生的延遲已不容忽略，并成為制約IC速度提高的主要因素之一。,47,在硅柵MOS電路中，要用到鋁線、多晶硅連線和擴(kuò)散連等三重布線，它們的主要性質(zhì)列于下表?？梢?jiàn)，鋁線電流容量最大，電阻最小，因此在電路的互相連接上盡可能 采用鋁線，特別是電源線和地線、電源線VDD、VGG及地線VSS采用水平鋁線，盡量不交叉，如必須交