微機(jī)接口技術(shù)-第3章 IO端口地址譯碼技術(shù).ppt

1、第3章IO端口地址解碼技術(shù)，3.1 I/O地址空間和內(nèi)存地址空間一樣，IO地址空間都是連續(xù)的地址單元。 任何外圍設(shè)備都可以使用地址單元，但不能進(jìn)行地址沖突。 與存儲(chǔ)單元一樣，按數(shù)據(jù)字節(jié)進(jìn)行組織。 3.1 I/O端口1。 IO端口及其編碼方式1. IO端口是接口電路中可以從CPU直接訪問(wèn)的寄存器的地址。 計(jì)算機(jī)為接口電路中的每個(gè)寄存器分配地址。 IO操作是指CPU訪問(wèn)與設(shè)備相關(guān)聯(lián)的IO端口的操作，而不是對(duì)IO設(shè)備的操作。 2 IO端口地址編碼方式1，綜合地址方式端口地址和內(nèi)存地址綜合地址，優(yōu)點(diǎn)：指令豐富，電路簡(jiǎn)單。 缺點(diǎn)：外圍設(shè)備占用存儲(chǔ)空間，內(nèi)存容量減少。 內(nèi)存解碼器，8088 CPU (最大

2、模式)系統(tǒng)總線，AB，去內(nèi)存，去I/O接口，/Y0-i，/Y0-j專用的I/O命令訪問(wèn)I/O端口。 三獨(dú)立地址方式的端口訪問(wèn)、輸入指令： IN AL，n； n是8位IO端口地址、IN AL、DX； 16位地址用DX間地址、輸出指令： OUT n、AL、OUT DX、AL、1. IO地址寬度IO地址為00H0FFH，稱為8位地址寬度。 IO地址為0100HFFFFH，稱為16位地址寬度說(shuō)明。 無(wú)論IO地址寬度是8位還是16位，都可以通過(guò)DX間接尋址。僅當(dāng)IO地址寬度是8位時(shí)，才能直接搜索地址。 2 .當(dāng)一次傳輸io數(shù)據(jù)寬度的一個(gè)端口數(shù)據(jù)，即8比特的數(shù)據(jù)時(shí)，在AL累加器中，當(dāng)一次傳輸連續(xù)的兩個(gè)端口

3、數(shù)據(jù)，即16比特時(shí)，在AX累加器、3.3 IO端口地址處分配1。 IO接口硬件分類系統(tǒng)主板的IO芯片(計(jì)時(shí)器、殘奧級(jí)別等) IO擴(kuò)展插槽的接口控制板(聲卡、網(wǎng)卡、軟盤(pán)卡、顯卡) 2。 IO端口地址的分配請(qǐng)參照表3.1表3.2。 IO端口地址的選擇原則是，系統(tǒng)構(gòu)成中已經(jīng)占有的不能使用的校正機(jī)制造商宣布預(yù)約的地址不要使用一般的IBM實(shí)驗(yàn)卡用300H-31FH。 3.4 I/O端口地址解碼，1。 IO地址解碼電路的工作原理和作用輸入信號(hào)：地址信號(hào)、控制信號(hào)輸出信號(hào)：“選擇”信號(hào)。 原理：解碼器根據(jù)地址和控制信號(hào)生成選擇信號(hào)。 根據(jù)地址控制的組合，用于接通所連接的IO接口芯片的數(shù)據(jù)線和系統(tǒng)線的通道開(kāi)關(guān)

4、的“選擇”信號(hào)最多只能啟用1條。 地址解碼器、地址信號(hào)、控制信號(hào)、地址信號(hào)、地址信號(hào)、地址信號(hào)、地址信號(hào)、地址信號(hào)、地址信號(hào)、地址信號(hào)、地址信號(hào)、地址信號(hào)、地址信號(hào)、地址信號(hào)、地址信號(hào)、地址信號(hào)、地址信號(hào)、地址信號(hào)。 I/O端口地址的解碼方法：1.簡(jiǎn)單的接口芯片只包含一個(gè)端口，內(nèi)部沒(méi)有解碼器。 解碼器設(shè)定修改原則：通過(guò)“IO地址”信號(hào)和“IO讀/寫(xiě)”控制信號(hào)的不同組合來(lái)實(shí)現(xiàn)。 控制芯片內(nèi)寄存器的入口或出口開(kāi)關(guān)。 您可以選擇：您可以選擇、您可以選擇、您可以選擇、您可以選擇、您可以選擇、您可以選擇、您可以選擇、您可以選擇。 系統(tǒng)總線定時(shí)(假設(shè)(AL)=22H )，來(lái)自CLK、XA15-0、XREA

5、DY、xd7- 0、0026 h、22H、T1、T2、T2 0025H號(hào)IO端口的數(shù)據(jù)，來(lái)自IO端口的數(shù)據(jù)讀出0025H )時(shí)的系統(tǒng)總線序列(25H端口)=11H )、CLK、XA15-0、XREADY I/O端口的地址解碼方法：2.多端口芯片(內(nèi)部頻帶解碼器)通過(guò)地址信號(hào)和控制信號(hào)的不同組合來(lái)實(shí)現(xiàn)其原則是，(2) .低位地址線直接連接到I/O接口芯片，內(nèi)部解碼器實(shí)現(xiàn)選擇存儲(chǔ)單元或IO端口。 例如，當(dāng)在8255內(nèi)部存在4個(gè)端口寄存器時(shí)，保留至少2條下位地址線來(lái)搜索8255內(nèi)部的寄存器，(1)將上位地址和CPU的控制信號(hào)組合，經(jīng)由外部解碼電路，將I/O接口芯片的芯片選擇信號(hào)(/CS ) 3.5

6、IO端口地址解碼電路設(shè)定修正1 .固定式端口地址解碼指的是解碼電路設(shè)定修正完成后，接口使用的IO地址不能變更的例1某接口的IO端口地址為2F8H，在非DMA期間為只讀， 該接口的解析：輸入信號(hào)： XA0XA9，XIOR，XAEN輸出信號(hào)：選擇信號(hào)/Y (因?yàn)樵摻獯a器只有該接口電路服務(wù))輸入輸出邏輯關(guān)系：/Y，XA9-02F8H，/xio否則/Y=1寫(xiě)邏輯式使用74LS138來(lái)配置和糾正系統(tǒng)板上的IO端口地址解碼電路，可以具有在每個(gè)接口芯片內(nèi)的32個(gè)端口，以便能夠在非DMA時(shí)段中訪問(wèn)接口芯片。 分析：輸入XA9-5，XAEN。 低位5位地址選擇芯片的內(nèi)部端口，因此不作為外部解碼器的輸入。 一張1

7、38只能解碼3位地址。 在此以138對(duì)XA7XA5進(jìn)行解碼。 輸出8芯片選擇信號(hào)/Y0-/Y7。 邏輯關(guān)系： XAEN0、XA9XA800時(shí)，使解碼器動(dòng)作。 XA7-XA5000時(shí)，輸出/Y0=0，其侑全無(wú)效為1。 在XA7-XA5001的情況下，參照輸出/Y1=0，在其所有無(wú)效為1 XA7-XA5010的情況下，參照輸出/Y2=0，其所有無(wú)效為1，教科書(shū)表2.5 74LS138的邏輯真值表，根據(jù)以下所示的設(shè)定修正的下圖的可選式地址解碼電路輸出對(duì)應(yīng)于所選擇信號(hào)的IO地址，集中：來(lái)為單個(gè)端口設(shè)置和校正解碼，并且用于芯片設(shè)置校正的外部解碼器通常對(duì)所有地址線進(jìn)行解碼，通常對(duì)上地址進(jìn)行內(nèi)部解碼，下地址進(jìn)行芯