DSP控制器原理與應(yīng)用張小鳴第七章.ppt

1、第七章 TMS320 x240 x的接口電路設(shè)計(jì),7.1 DSP電源電路,DSP應(yīng)用系統(tǒng)一般是一個(gè)多電源系統(tǒng)，通常包含5V和3.3V兩種電源。這是因?yàn)槎鄶?shù)DSP芯片是采用3.3V來供電的，而許多外圍接口芯片是采用5V供電。,對于多電源供電系統(tǒng)，一般采用5V電源供電，對于其他數(shù)量級(jí)的電源可經(jīng)電壓變換得到。5V電源可經(jīng)外部的開關(guān)電源直接得到，或者將220V交流電經(jīng)整流、濾波、穩(wěn)壓后得到。一般來講，這樣得到的5V電源的帶負(fù)載能力較強(qiáng)，但紋波較大，很難直接應(yīng)用到DSP系統(tǒng)中。為此，一般要經(jīng)過DC/DC變換或隔離處理。下圖給出了幾種完成此類功能的芯片及其典型電路的連接方法。有關(guān)芯片的主要參數(shù)見表。,退出

2、,退出,退出,DC/DC芯片的主要參數(shù),退出,對于需同時(shí)產(chǎn)生3.3V和1.8V的電源，可采用圖5-3所示的TI公司的TPS767D318電路。該芯片屬于線性降壓型DC/DC變換電路，由5V可同時(shí)產(chǎn)生兩種不同的電壓(3.3V、1.8V或2.5V)，其最大輸出電流1000mA，可同時(shí)驅(qū)動(dòng)一片DSP和少量外圍電路。,退出,另外，在設(shè)計(jì)PCB板時(shí)，對于模擬電源(VDD)和數(shù)字電源(VCC)、模擬地(AGND)和數(shù)字地(DGND)應(yīng)分開走線，建議使用專門的電源和地線布線，且電源和地線要盡可能地寬，并且在主干線上要放置大小不等的濾波電容(50-100F)，以濾除多種不同頻率的噪聲。在電源和地線的支線上和器

3、件附近，也要安排一些小電容(0.01-0.1F)。,退出,7.2、晶振、鎖相環(huán)及復(fù)位電路,7.2.1 晶振電路,DSP所需的晶振一般有兩種：有源晶振和無源晶振。其中有源晶振有四個(gè)引腳，無源晶振有兩個(gè)引腳。,有源晶振按供電方式的不同又可分為5V和3.3V兩種。圖示的接法為3.3V供電方式，使用3.3V供電晶振的主要優(yōu)點(diǎn)是電路連接比較簡單，可以直接連接到DSP的XTAL1的引腳上(DSP外圍電壓是3.3V)。,退出,采用5V供電方式的有源晶振時(shí)，需在它的輸出端進(jìn)行電平轉(zhuǎn)換。有源晶振驅(qū)動(dòng)能力較強(qiáng)，輸出頻率范圍也較寬(1Hz-400MHz)，因此在設(shè)計(jì)DSP系統(tǒng)時(shí)經(jīng)常采用。,使用無源晶振的優(yōu)點(diǎn)是價(jià)格便

4、宜，但它的驅(qū)動(dòng)能力比較差，一般不能提供多個(gè)器件共享，而且它可提供的頻率范圍也比較小(一般在20kHz-60MHz)。圖5-4所示的無源晶振所接的電容典型值為20-30pF。,退出,7.2.2 鎖相環(huán)電路,TMS320LF2407A內(nèi)部具有鎖相環(huán)(PLL)電路，可將一個(gè)較低的外部時(shí)鐘在芯片內(nèi)部實(shí)現(xiàn)倍頻，這對于整個(gè)電路板的電磁兼容性是很有好處的，因?yàn)橥獠恐恍枋褂幂^低頻率的晶振，避免了外部電路的時(shí)鐘干擾，同時(shí)也避免了高頻時(shí)鐘干擾電路板上的其他電路。,TMS320LF2407A的PLL模塊使用外部濾波電路回路來抑制信號(hào)抖動(dòng)和電磁干擾，使信號(hào)抖動(dòng)和干擾影響最小。,在設(shè)計(jì)PCB板時(shí)，所有連接PLL的導(dǎo)線必

5、須盡可能的短。,退出,7.2.3復(fù)位電路,TMS320LF2407A內(nèi)部帶有上電復(fù)位電路，可以直接在RS復(fù)位引腳外接一個(gè)上拉電阻即可，這對于簡化外圍電路、減少PCB板的尺寸是很有用處的。但是為了調(diào)試方便經(jīng)常采用圖示的手動(dòng)復(fù)位電路，在調(diào)試時(shí)可方便地進(jìn)行手動(dòng)復(fù)位。,退出,7.3 電平轉(zhuǎn)換接口電路,隨著便攜式數(shù)字電子產(chǎn)品的迅速發(fā)展，要求使用體積小、功耗低的器件來構(gòu)成電路，因此，現(xiàn)在許多集成電路的工作電壓已經(jīng)從5V降低到3.3V，但在許多場合仍在用5V供電的邏輯器件，因此許多設(shè)計(jì)是5V和+3.3V邏輯器件共存，而且不同的電源電壓在同一PCB中混用。隨著更低電壓標(biāo)準(zhǔn)的引入，混合電壓的系統(tǒng)將會(huì)在很長時(shí)間內(nèi)

6、存在。,TMS320LF2407A等新一代DSP芯片的I/O工作電壓是3.3V，因此，其I/O電平也是3.3V。在設(shè)計(jì)DSP系統(tǒng)時(shí)，除了DSP芯片外，必須設(shè)計(jì)DSP芯片與其他外圍芯片的接口，如果外圍芯片的工作電壓也是3.3V，那么就可以直接連接。但是，由于現(xiàn)有的很多外圍芯片的工作電壓是5V，因此就存在一個(gè)如何將3.3VDSP芯片與這些+5V供電芯片的可靠連接問題。,退出,對于3.3V低電壓DSP器件來講，其引腳信號(hào)高低電平的門限值與普通TTL門限相同，故DSP的輸出信號(hào)可以直接驅(qū)動(dòng)5V外圍器件的輸入，不需附加電平轉(zhuǎn)換電路；另外，由于DSP引腳允許輸入信號(hào)電壓的范圍是03.6V，不可以承受5V的

7、輸入信號(hào)電壓，因此，在DSP與外圍器件之間應(yīng)進(jìn)行電平轉(zhuǎn)換。,退出,74LVC245的輸入端可承受5.5V信號(hào)，其輸出信號(hào)的電平為3.3V，與其功能類似的芯片還有74LVC4245、74LVC16245等。,除了上述電平轉(zhuǎn)換方法外，還可采用雙電壓工作的CPLD可編程器件實(shí)現(xiàn)電平之間的轉(zhuǎn)換。,對于CMOS電平的外圍器件，必須采用專門的轉(zhuǎn)換芯片。,退出,以上介紹的轉(zhuǎn)換器件不但起到了電平轉(zhuǎn)換作用，同時(shí)也起到了驅(qū)動(dòng)的作用。對于傳輸速率較低的數(shù)字信號(hào)，也可以考慮通過光電隔離的方法來實(shí)現(xiàn)。,退出,7.4 JTAG接口電路設(shè)計(jì),同其他的單片機(jī)應(yīng)用系統(tǒng)一樣，一個(gè)完整的DSP應(yīng)用系統(tǒng)必須具有仿真器的標(biāo)準(zhǔn)接口，PC

8、通過這個(gè)接口可以進(jìn)行程序的調(diào)試和下載。仿真器和JTAG的連線可以購買，用戶只需清楚JTAG接口的各個(gè)引腳的定義便可在應(yīng)用板上設(shè)計(jì)自己的JTAG接口。,需注意的是，JTAG接口引腳的定義順序不同于一般的集成芯片引腳的逆時(shí)針順序，而是從上到下、左右交替排列。,退出,JTAG接口與應(yīng)用板中DSP芯片連接的原理圖 如下：,1)要求安裝仿真器的計(jì)算機(jī)與DSP應(yīng)用系統(tǒng)可靠接地；,2)禁止帶電插拔JTAG接頭；,3)正確的操作順序是：先退出計(jì)算機(jī)系統(tǒng)的仿真窗口，然后再將DSP應(yīng)用板斷電，否則可能出現(xiàn)仿真器不能正常運(yùn)行的情況。,注意以下幾點(diǎn) 問題：,退出,7.5 DAC接口電路,7.5.1串行D/A接口,由于

9、DSP內(nèi)部包含有串行外設(shè)接口SPI模塊，且SPI的外部連線較少、速度較快，因此在應(yīng)用系統(tǒng)中的SPI沒有用作其他目的的情況下，可以配合具有SPI接口的外部器件進(jìn)行D/A轉(zhuǎn)換。,目前，具有SPI接口的外部器件較多，如LED驅(qū)動(dòng)、A/D轉(zhuǎn)換、D/A轉(zhuǎn)換等芯片，其中，MAX5121就是適合于SPI通信的D/A轉(zhuǎn)換芯片,退出,7.5.2并行D/A接口,DSP對并行DAC芯片的訪問形式是只寫不讀。以下介紹DSP與AD7837的接口方法。,AD7837為12位雙通道(A和B)的DAC，其數(shù)據(jù)線只有8位，低8位和高4位數(shù)據(jù)線復(fù)用，對于每個(gè)DAC，完成一次轉(zhuǎn)換操作的過程是：先將待轉(zhuǎn)換的低8位數(shù)據(jù)送到AD7837

10、，然后，再寫高4位，最后，通過I/O引腳輸出一個(gè)轉(zhuǎn)換鎖存信號(hào)到AD7837的引腳，從而啟動(dòng)D/A轉(zhuǎn)換。地址信號(hào)A0和A1用來選擇AD7837中的A或B轉(zhuǎn)換器。,退出,7.6 SRAM接口電路,SRAM是DSP最常用的外圍存儲(chǔ)設(shè)備，它具有接口簡單、讀寫速度快等優(yōu)點(diǎn)。常用的SRAM有IDT7128、CY7C1024、CY7C1021等。,退出,CY7C1021是16位高性能CMOS靜態(tài)RAM，對其基本操作有兩種情況：,1)當(dāng)輸入信號(hào) 和 同時(shí)為低電平時(shí)，選通該芯片的寫功能。當(dāng)?shù)妥止?jié)使能位 變低時(shí)，選通低8位數(shù)據(jù)端口，即來自I/O引腳I/O8-I/O1的數(shù)據(jù)被寫入到地址引腳A15-A0所指定的位置；

11、當(dāng) 變低時(shí)，選通高8位數(shù)據(jù)端口，即來自I/O引腳I/O16-I/O9的數(shù)據(jù)被寫入到地址引腳A15-0所指定的位置。,2)當(dāng)輸入信號(hào) 和 為低電平、同時(shí)迫使 變高電平時(shí)，選通該芯片的讀功能。當(dāng)?shù)妥止?jié)使能位 變低時(shí)，存儲(chǔ)器中指定位置中的數(shù)據(jù)將出現(xiàn)在I/O引腳I/O8-I/O1上；如果高字節(jié)使能位 變低時(shí)，指定的高8位數(shù)據(jù)出現(xiàn)在I/O引腳I/O16-I/O9上。,退出,CY7C1021功能表,退出,圖示給出了CY7C1021與DSP的一種接口電路。從圖中可以看出，每次讀、寫操作的是整個(gè)16位數(shù)據(jù)，不分高低字節(jié)。通過譯碼電路將64KB的SRAM空間分為兩個(gè)地址空間(由地址的最高位A15的值決定)，即數(shù)

12、據(jù)區(qū)和程序區(qū)，具體區(qū)間的劃分由用戶的譯碼方法決定，利用DSP可方便地對CY7C1021進(jìn)行讀寫操作。,退出,TMS320LF240 x應(yīng)用實(shí)例,7.7 3線8線譯碼器,本節(jié)以3線8線譯碼器為例，介紹基于DSP的點(diǎn)對點(diǎn)控制實(shí)現(xiàn)方法。,退出,7.7.1設(shè)計(jì)思路,1TMS320LF2407A的I/O引腳處理,本設(shè)計(jì)采用TMS320LF2407A來實(shí)現(xiàn)。由于本設(shè)計(jì)要用到的輸入、輸出引腳較多，而TMS320LF2407A芯片中獨(dú)立使用的I/O引腳較少，大多數(shù)的I/O引腳都是和特殊功能的引腳復(fù)用。因此在初始化程序中要先把選定的引腳設(shè)置成通用的I/O功能。,另外，為防止外界信號(hào)的干擾，譯碼器的輸入引腳應(yīng)接上

13、拉電阻。為保證有一個(gè)穩(wěn)定的輸出和防止外界的干擾，應(yīng)采用鎖存器把輸出的電平進(jìn)行鎖定。,退出,2硬件電路,3輸入信號(hào)用3個(gè)按鍵開關(guān)來實(shí)現(xiàn)，且均接4.7k的上拉電阻。當(dāng)按鍵未按下時(shí)，IOPE輸入高電平，當(dāng)按鍵按下時(shí)，IOPE輸入變?yōu)榈碗娖剑ㄟ^3個(gè)按鍵的不同狀態(tài)組合，即可實(shí)現(xiàn)譯碼器的8種不同狀態(tài)輸入。譯碼器的輸出用8個(gè)發(fā)光二極管來指示，對于某種按鍵的組合輸入，只有一個(gè)相應(yīng)的發(fā)光二極管點(diǎn)亮，表示輸出一個(gè)控制信號(hào)，圖中的1k電阻為發(fā)光二極管的限流電阻。,退出,SN74HC574N為8D鎖存器,用于輸出信號(hào)的鎖存和驅(qū)動(dòng)2407A的復(fù)位信號(hào) 經(jīng)74HC04反相后和SN74HC574N使能端 相接，當(dāng)2407

14、A復(fù)位時(shí)， 為低電平， 為高電平，SN74HC574N無輸出；當(dāng)TMS320LF2407A正常工作時(shí)， 為高電平， 為低電平，SN74HC574N正常輸出。用TMS320LF2407A的IOPC6引腳作為SN74HC574N的CLK信號(hào)，IOPC6通常應(yīng)輸出低電平，當(dāng)IOPE6變?yōu)楦唠娖綍r(shí)，SN74HC574N輸出正常譯碼信號(hào)。,退出,3編程時(shí)應(yīng)注意的問題,一般而言，DSP程序包括主程序、系統(tǒng)初始化程序和存儲(chǔ)器配置文件。如果系統(tǒng)沒有正確初始化或存儲(chǔ)器配置不正確，那么，即使主程序正確，系統(tǒng)也不能正確運(yùn)行。DSP包含很多存儲(chǔ)器映射的CPU寄存器和外設(shè)寄存器，在編程時(shí)經(jīng)常要對它們進(jìn)行配置，因此需先編

15、寫一個(gè)頭文件，把這些寄存器的名稱和數(shù)據(jù)存儲(chǔ)空間對應(yīng)起來，然后再使用。,退出,7.7.2參考程序,1頭文件F2407REGS.H,參見附錄C。,2匯編語言文件(.ASM),.include “F2407REGS.H” ;引用頭文件 .def _c_int0 .data ;定義程序的數(shù)據(jù)段 input_temp .word 00h ;輸入暫存寄存器 output_flag .word 00h ;按鍵值暫存寄存器1 flag_temp .word 00h ;按鍵值暫存寄存器2 io_decode_flag .word 00h ;輸出譯碼暫存寄存器,退出,;(1)主程序 .text ;定義程序段 _c

16、_int0: NOP CALL system_init ;調(diào)系統(tǒng)初始化程序 CALL ioport_init ;調(diào)I/O口初始化程序 NOP Decode_3_8_loop: CALL read_button ;調(diào)按鍵讀入程序 LDP #4 ;DP指針指向數(shù)據(jù)存儲(chǔ)B0區(qū) SPLK #0001h,io_decode_flag ;給輸出譯碼賦初值, ;表示DS0亮 LT output_flag ;output_flag中的值加載到TREG中 LACT io_decode_flag ;io_decode_flag中的值左移 SACL io_decode_flag ;左移的位數(shù)由TREG中的低4位決定

17、 LDP #DP_PF2 ;DP指針指向7080h-70FFh,退出,LACL PCDATDIR ;PCDATDIR中值加載到ACC OR #04040h ;IOPC6設(shè)置為輸出方式,輸出值為高電平 SACL PCDATDIR ;IOPC6輸出高電平,使74HC547的CLK為高 LDP #4 ; DP指針指向數(shù)據(jù)存儲(chǔ)B0區(qū)(200h-27Fh) LACL io_decode_flag ;io_decode_flag的值加到ACC LDP #DP_PF2 ;DP指針指向7080h-70FFh SACL PBDATDIR ;通過IOPB0-7送出譯碼控制信號(hào) LACL PCDATDIR ;PCD

18、ATDIR中值加載到ACC AND #0FFBFh ;保持IOPC6為輸出方式,輸出低電平, ;關(guān)閉74HC574 SACL PCDATDIR CALL cy_delay ;調(diào)延時(shí)程序 LDP #4 ;DP指針指向數(shù)據(jù)存儲(chǔ)B0區(qū)(200h-27Fh) SPLK #0h,io_decode_flag ;對程序中的各種變量均清零 SPLK #0h,output_flag ;用來保證本次結(jié)果不會(huì)影響 ;到下次操作,退出,SPLK #0h,flag_temp SPLK #0h,input_flag NOP B decode_3_8_loop ;返回到程序主體 ;(2)系統(tǒng)初始化程序 system_in

19、it: SETC INTM ;禁止中斷 CLRC OVM ;ACC中的結(jié)果正常溢出 CLRC SXM ;抑制符號(hào)擴(kuò)展 CLRC CNF ;B0區(qū)被配置為數(shù)據(jù)空間 LDP #DP_PF1 ;DP指針指向7000h-707Fh SPLK #081FEh,SCSR1 ;CLKOUT輸出CPU時(shí)鐘，PLL=4 SPLK #0E8h,WDCR ;WDCR6置1,表示禁止看門狗, ;WDCR3-5=101 LDP #0 ;DP指向數(shù)據(jù)存儲(chǔ)器的頁0(0000h-007Fh) SPLK #0000h,IMR ;屏蔽所有的CPU中斷,退出,SPLK #0FFFFh,IFR ;清除所有的CPU中斷 RET ;(3

20、)I/O端口初始化程序 ioport_init: LDP #DP_PF2 ;DP指向7080h-70FFh LACL MCRA ;IOPB0-7配置為通用I/O口 AND #00FFh SACL MCRA LACL MCRB ;IOPC6配置為通用I/O口 AND #0FFBFh SACL MCRB LACL MCRC ;IOPE1-3配置為通用I/O口 AND #0FFF1h SACL MCRC LACL PBDATDIR ;IOPB0-7配置為輸出方式,退出,OR #0FF00h SACL PBDATDIR LACL PCDATDIR ;IOPC6配置為輸出方式 OR #04000h SA

21、CL PCDATDIR LACL PEDATDIR ;IOPE1-3配置為輸入方式 AND #0F1FFh SACL PEDATDIR RET ;(4)讀按鍵程序 read_button: CALL cy_read ;第一次讀輸入按鍵值 LDP #4 ;DP指向數(shù)據(jù)存儲(chǔ)器B0區(qū) LACL output_flag ;第一次讀的按鍵值存入flag_temp SACL flag_temp ;用來和第二次讀的按鍵值相比較 CALL cy_delay ;延遲50ms，用于消除按鍵抖動(dòng),退出,CALL cy_read ;第二次讀輸入按鍵的狀態(tài) LDP #4 LACL output_flag SUB fla

22、g_temp ;第二次讀按鍵值和第一次相比較 BCND right_read,EQ ;兩者相等轉(zhuǎn)到right_read SPLK #0,output_flag ;若兩次不等，需重新讀取， ;同時(shí)把output_flag清0 right_read: NOP RET cy_read: LDP #DP_PF2 ;DP指向7080h-70FFh LACL PEDATDIR ;PEDATDIR加載到ACC,讀IOPE1-3 SFR ;ACC右移1位,即移到 ;PEDATDIF3-1到PEDATDIR2-0,退出,AND #0007h ;提取PEDATDIR20 LDP #4 SACL input_tem

23、p ;PEDATDIR20存到input_temp LACL #7 ;無按鍵按下時(shí),IOPE13為高電平 SUB input_temp ;減PEDATDIR20,以得相應(yīng)的譯碼值 SACL output_flag ;譯碼值存到output_flag RET Cy_delay: LACL #2400 ;本例采用6MHz時(shí)鐘，PLL=4,故系統(tǒng)時(shí) ;鐘為24MHz Cy_delay1: ;此處采用循環(huán)等待的方法實(shí)現(xiàn)延時(shí) SUB #1 ;2400500/(24103)=50ms RPT #499 ;循環(huán)500次 NOP BCND cy_delay1,NEQ ;ACC不為0時(shí)返回cy_delay1 RET .END,退出,MEMORY ;聲明可以被使用的存儲(chǔ)器范圍 PAGE0: ;程序空間 VECS: origin=0000h,length=0040h ;中斷向量存儲(chǔ)空間 PVECS: origin=0044h,length=0100h ;外設(shè)中斷子向量 PM: origin=0150h,length=7EB0h ;片內(nèi)Flash存儲(chǔ)空間PAGE1: ;數(shù)據(jù)空間 BLOCK_B