北京交通大學(xué)數(shù)電實驗報告

1、 目錄中頻自動增益數(shù)字電路研究3問題回顧4實驗一 用加法器實現(xiàn)2位乘法電路51.1、設(shè)計任務(wù)要求51.2、設(shè)計方案及論證51.3、仿真及調(diào)試過程61.4、總結(jié)8實驗二 用4位加法器實現(xiàn)可控累加減電路92.1、設(shè)計任務(wù)要求92.2、設(shè)計方案及論證92.3、仿真及調(diào)試過程102.4、總結(jié)13實驗三 可控乘/除法電路143.1、設(shè)計任務(wù)要求143.2 設(shè)計方案及論證143.3、仿真及調(diào)試過程153.4 總結(jié)17實驗四 實現(xiàn)模擬信號的可控乘/除電路184.1、設(shè)計任務(wù)要求184.2、設(shè)計方案及論證184.3、仿真及調(diào)試過程194.4、總結(jié)19實物圖片205.1 第一次實驗205.2第二次實驗215.3

2、 第三次實驗及顯示板、BCD轉(zhuǎn)換22實驗總結(jié)23參考文獻(xiàn)23數(shù)字電子技術(shù)實驗報告 學(xué) 院： 電子信息工程學(xué)院 專 業(yè)： 通信工程 姓 名： 叢政 指導(dǎo)教師： 完成日期： 2013年12月8日 中頻自動增益數(shù)字電路研究自動增益數(shù)字控制電路是一種在輸入信號變化很大的情況下，輸出信號保持恒定或在較小的范圍內(nèi)波動的電路。在通信設(shè)備中，特別是在通信接收設(shè)備中起著重要的作用。它能夠保證接收機(jī)在接收弱信號時增益高，在接收強(qiáng)信號時增益低，使輸出保持適當(dāng)?shù)碾娖?，不至于因為輸入信號太小而無法正常工作，也不至于因為輸入信號過大而使接收機(jī)發(fā)生堵塞或飽和。實驗?zāi)康模?.掌握中頻自動增益數(shù)字電路設(shè)計, 提高系統(tǒng)地構(gòu)思問題

3、和解決問題的能力。2.通過自動增益數(shù)字電路實驗, 系統(tǒng)地歸納用加法器、A/D和D/A轉(zhuǎn)換電路設(shè)計加法、減法、乘法、除法和數(shù)字控制模塊電路技術(shù) 。3.培養(yǎng)通過現(xiàn)象分析電路結(jié)構(gòu)特點，進(jìn)而改善電路的能力。實驗特點：1. 給出不同功能數(shù)字電路，設(shè)計數(shù)字控制電路，體現(xiàn)數(shù)字系統(tǒng)數(shù)字控制性能。2. 用模擬信號的輸入和輸出波形，設(shè)計控制增益數(shù)字電路，展開思路，體現(xiàn)開放性。加深知識點和技術(shù)：1. 加法，減法，乘法，除法，/轉(zhuǎn)換電路，/轉(zhuǎn)換電路，控制電路和數(shù)字信號補(bǔ)償電路。2. 克服競爭冒險現(xiàn)象、失真現(xiàn)象，精度與速度矛盾，/轉(zhuǎn)換和/技術(shù)等。 問題回顧1基本要求（1）用加法器實現(xiàn)2位乘法電路。（2）用4位加法器實現(xiàn)

4、可控累加（加/減，-9到9，加數(shù)步長為3）電路。（3）用4位移位寄存器實現(xiàn)可控乘/除法（2到8，乘數(shù)步長為2n）電路。2.發(fā)揮部分（1）用A/DC0809和D/AC0832實現(xiàn)8k10k模擬信號和8位數(shù)字信號輸入，模擬信號輸出的可控乘/除法電路。（2）設(shè)計一個電路，輸入信號50mV到5V峰峰值，1KHZ10KHZ的正弦波信號，輸出信號為3到4V的同頻率，不失真的正弦波信號。精度為8位，負(fù)載500。（3）發(fā)揮部分（2）中，若輸出成為直流，電路如何更改。3實驗研究（1）加法器實現(xiàn)2位乘法電路原理？ （2）4位可控累加電路控制模塊關(guān)鍵是什么？（3）4位可控乘/除法電路控制模塊關(guān)鍵是什么？（4）D/A

5、C0832工作方式有哪些？（5）引入競爭與冒險現(xiàn)象，探究其產(chǎn)生原因。（6）測量輸出信號失真方法有哪些？ （7）估算或測量發(fā)揮部分（2）輸入到輸出的時間？（9）A/D和D/A轉(zhuǎn)換電路的參考電壓和輸出最大電壓有什么關(guān)系？（10）當(dāng)輸出成為一條直線時，能否達(dá)到自動增益控制的目的？（11）輸出負(fù)載改為8，應(yīng)如何修改電路？ 實驗一 用加法器實現(xiàn)2位乘法電路1.1、設(shè)計任務(wù)要求用加法器實現(xiàn)2位二進(jìn)制乘法電路。即實現(xiàn)以下16個乘法關(guān)系式：00 X 00=0000;00 X 01=0000;00 X 10=0000;00 X 11=0000;01 X 00=0000;01 X 01=0001;01 X 10=

6、0010;01 X 11=0011;10 X 00=0000;10 X 01=0010;10 X 10=0100;10 X 11=0110;11 X 00=0000;11 X 01=0011;11 X 10=0110;11 X 11=1001.1.2、設(shè)計方案及論證1.2.1 任務(wù)分析通過以上計算可以看到，兩位二進(jìn)制的乘法運算，結(jié)果至多用4位二進(jìn)制即可表示。通過課件提示列寫出：在倒數(shù)第二低位上可能出現(xiàn)進(jìn)位要考慮。1.2.2 方案設(shè)計通過與門進(jìn)行與運算，通過74LS283進(jìn)行有進(jìn)位的加法運算。1.2.3 系統(tǒng)結(jié)構(gòu)設(shè)計 輸入兩個兩位二進(jìn)制數(shù)，通過邏輯門實現(xiàn)加法運算，然后用數(shù)碼管顯示輸出計算結(jié)果。1

7、.2.4 具體電路設(shè)計 圖1-1 整體圖如圖1-1. 圖中前兩個數(shù)碼管顯示的是輸入的兩位二進(jìn)制數(shù)，其中74LS08是四個與門，分別實現(xiàn)的是A0B0、A0B1、A1B0、A1B1與運算；74LS283為帶進(jìn)位的四位二進(jìn)制加法運算器，實現(xiàn)了加法，高位進(jìn)位C4由于不會出現(xiàn)高位，置0即可。1.3、仿真及調(diào)試過程 使用雙置開關(guān)控制輸入的兩位二進(jìn)制數(shù)。示例如下圖3-1-1圖3-1-1運算仿真結(jié)果如下圖3-1-2圖3-1-2（a）任何數(shù)和“0”想乘都得0，這里不在贅述。圖3-1-2（b）任何數(shù)和“1”相乘都得任何數(shù)，這里不再贅述。圖3-1-2（c）圖3-1-2（d）圖3-1-2（e）1.4、總結(jié) 第一個實驗

8、從原理和結(jié)果要求上來講比較簡單，在設(shè)計之后，調(diào)試和仿真驗證的時候也比較順利，在實驗室進(jìn)行連接時也沒有遇到太大的困難。這只是一個起步，是為了后面的實驗而打下的基礎(chǔ)，即元件原理、電路設(shè)計以及實物焊接的基礎(chǔ)。實驗二 用4位加法器實現(xiàn)可控累加減電路2.1、設(shè)計任務(wù)要求用4位加法器實現(xiàn)可控累加（減）電路即實現(xiàn)累加（減）3/6/9運算。通過控制端控制步長，通過乘除控件控制乘除運算并輸出,計算范圍0-99。2.2、設(shè)計方案及論證2.2.1 任務(wù)分析1、采用4位二進(jìn)制全加器74LS283進(jìn)行加三累加，實現(xiàn)3、6、9的步長控制；2、采用兩片74LS283進(jìn)行累加計算，并用74LS273寄存運算結(jié)果，實現(xiàn)累加；3

9、、采用異或門電路，在累加的基礎(chǔ)之上，實現(xiàn)累減；4、采用8421BCD轉(zhuǎn)碼電路，將十六進(jìn)制的運算結(jié)果轉(zhuǎn)為二進(jìn)制；5、采用將74LS273的CLR端接地實現(xiàn)清零；6、采用74LS47N以及共陽極數(shù)碼管實現(xiàn)輸出數(shù)據(jù)顯示。2.2.2設(shè)計方案根據(jù)各項設(shè)計要求，我們總體設(shè)計思路是：電路分為五大模塊：(1) 步長控制模塊 對于步長為3、6、9的控制，采用四位二進(jìn)制全加器74LS283進(jìn)行累加計算，每次加3，利用開關(guān)控制，每一個脈沖實現(xiàn)一次加3過程，當(dāng)加到9即1001時，利用與非門，使74LS273的CLR端接地，實現(xiàn)清零，實現(xiàn)從而成功實現(xiàn)了步長的控制。(2) 累加模塊 采用兩片74ls283的級聯(lián)實現(xiàn)加法功

10、能，低位片283的進(jìn)位輸出端C4接到高位片進(jìn)的進(jìn)位輸入端C0，從而實現(xiàn)進(jìn)位。并采用74LS273（8位D觸發(fā)器）寄存，保留結(jié)果，實現(xiàn)累加。(3) 累減模塊 累減模塊是在累加模塊的基礎(chǔ)之上，增加74LS86（異或門）進(jìn)行累減A-B=A+(-B) = (A+(-B)補(bǔ)=A補(bǔ)+（-B）反+1故只需增加將B取異或的模塊，即可實現(xiàn)累減功能。(4) 轉(zhuǎn)碼電路模塊 由于數(shù)碼管只可以顯示09，不可以顯示ABCDEF，因而需要將輸出的十六進(jìn)制轉(zhuǎn)成十進(jìn)制，需要用到十六進(jìn)制轉(zhuǎn)BCD碼電路，由于74LS185已停產(chǎn)，因而用74LS192和74LS193從而實現(xiàn)轉(zhuǎn)碼功能。(5) 輸出顯示模塊 數(shù)據(jù)輸出我們設(shè)計采用74L

11、S47N作為譯碼器，與其相匹配，就用共陽極數(shù)碼管接入電路，進(jìn)行輸出。2.2.3 系統(tǒng)結(jié)構(gòu)設(shè)計加法器寄存器系統(tǒng)總體框架是步長控制、累加累減、輸出顯示，原理框圖如下：異或門取反加法器加三變換實現(xiàn)步長控制加法器 寄存器另外，用74LS283進(jìn)行加法，用74LS273進(jìn)行鎖存，從而完成累加的電路原理圖。在累加的基礎(chǔ)上采用異或門電路，實現(xiàn)累減。2.3、仿真及調(diào)試過程 仿真電路圖如下： 圖2-2 可控累加、累減仿真電路圖（1）步長控制電路 圖2-3步長顯示電路 如圖所示，對于步長為3、6、9的控制，采用四位二進(jìn)制全加器74LS283進(jìn)行累加計算，每次加3，利用開關(guān)控制，每一個脈沖實現(xiàn)一次加3過程，當(dāng)加到1

12、2即1100時，利用與非門，使74LS273的CLR端接地，實現(xiàn)清零，同時利用74LS273寄存器將結(jié)果返回到輸入端，實現(xiàn)從而成功實現(xiàn)了步長的控制。（2）累加、累減電路圖2-4累加、累減電路 采用兩片74ls283的級聯(lián)實現(xiàn)加法功能，低位片283的進(jìn)位輸出端C4接到高位片進(jìn)的進(jìn)位輸入端C0，從而實現(xiàn)進(jìn)位。并采用74LS273（8位D觸發(fā)器）寄存，保留結(jié)果，實現(xiàn)累加。累減模塊是在累加模塊的基礎(chǔ)之上，增加74LS86（異或門）進(jìn)行累減由于A-B=A+(-B) = (A+(-B)補(bǔ)=A補(bǔ)+（-B）反+1，故只需增加將B取異或的模塊，如圖綠色框內(nèi)電路即是將B取異或的模塊，通過開關(guān)控制其一個輸入端接高電

13、平還是低電平，進(jìn)而實現(xiàn)加減的控制，當(dāng)接高電平時為累加電路，當(dāng)接低電平時為累減電路，即可實現(xiàn)累減功能。清零功能通過將74LS273的CLR端接地實現(xiàn)清零功能。（3）BCD轉(zhuǎn)換電路 由于累加所得的數(shù)值為二進(jìn)制,若在數(shù)碼管上直接顯示,讀數(shù)不方便,故將數(shù)轉(zhuǎn)化為十進(jìn)制予以顯示。用74LS185實現(xiàn)二進(jìn)制到BCD譯碼電路如下： 由于目前74LS185已經(jīng)停產(chǎn)，所以可以用如下電路圖來代替，此電路的缺點是需要撥動一次開關(guān)實現(xiàn)一次十六進(jìn)制和BCD碼的轉(zhuǎn)換，而且每撥動一次，數(shù)碼管顯示會歸零。用1HZ的方波脈沖代替開關(guān)即可和第二次實驗的累加累減電路同步，實現(xiàn)同步的十六進(jìn)制和BCD碼的轉(zhuǎn)換。改變方波脈沖的占空比，會改

14、變數(shù)碼管變?yōu)?0時的顯示時間，即可達(dá)到更好的轉(zhuǎn)換作用。2.4、總結(jié) 本實驗利在第一次實驗的基礎(chǔ)上進(jìn)一步加深了對于加法器的運用，同時運用到了寄存器，總的來說實驗原理并不難以理解，但在實物連接和焊接方面均有一定的難度。此次實驗我未能在實驗室調(diào)試成功，所幸焊接出的電路板得到了預(yù)期的功能。而在十六進(jìn)制轉(zhuǎn)化為BCD碼電路中，由于74LS185芯片的停產(chǎn)，電路較復(fù)雜。 實驗三 可控乘/除法電路3.1、設(shè)計任務(wù)要求用移位寄存器實現(xiàn)可控乘/除法電路，計算范圍0-64，步長2、4或8。3.2 設(shè)計方案及論證3.2.1 任務(wù)分析 74LS194是四位雙向移位寄存器（并行存?。?，利用其向左向右位移即可實現(xiàn)乘除的功能

15、，左移為乘，右移為除。用2片4位移位寄存器實現(xiàn)可控乘/除法（2到8，步長為2n）電路，最大數(shù)字是兩位10進(jìn)制數(shù)64。 根據(jù)實驗要求，此電路可以分為三個模塊分別實現(xiàn)。即乘除步長控制模塊、乘除控制模塊、顯示模塊。（1）控制步長模塊 利用開關(guān)控制乘除法的步長，即顯示2、4、8。利用74LS194的置數(shù)和位移功能，可以實現(xiàn)步長的控制。用一個同時開關(guān)控制三個芯片的移位。預(yù)置步長控制的輸入，使其輸出。利用開關(guān)控制其移位，進(jìn)而控制乘法和除法電路的移位。（2） 乘除控制模塊 利用兩片雙向移位寄存器74LS194將序列1000 0001左移或右移，控制乘除法切換以及計算范圍0-64。乘除法的原理，乘法為，即12

16、48163264的過程，除法為其逆過程。通過狀態(tài)轉(zhuǎn)化圖和移位寄存器74LS194，我們可以寫出高四位和低四位的各個輸入各自對應(yīng)著一個74LS194，其中的邏輯關(guān)系門電路來控制。因為74194是雙向移位寄存器，其中左移和右移是通過74194的S1和S0的0、1轉(zhuǎn)化來控制的，其中當(dāng)S1=0，S0=1時，在CP上升沿的作用下，寄存器實現(xiàn)右移操作，當(dāng)S1=1，S0=0時，在CP上升沿的作用下，寄存器實現(xiàn)左移操作。這樣我們就可以通過左移右移來實現(xiàn)乘除法的互逆運算。向右移串行輸入端和左移串行輸入端送入序列碼，開關(guān)控制移位。實現(xiàn)乘除控制。（3）輸出顯示模塊采用74LS47N以及共陽極數(shù)碼管實現(xiàn)輸出數(shù)據(jù)顯示。

17、3.3、仿真及調(diào)試過程 仿真電路如下（1）控制步長模塊圖3-1 步長控制模塊 想法：通過開關(guān)預(yù)置輸入，是輸出為0001,0010,0100，位移開關(guān)控制S1、S0電平的高低，控制移位。后面兩片級聯(lián)的194有步長控制芯片輸出QD來控制。本電路預(yù)置一個特殊的數(shù)列（1000,0100,0010）并右移，當(dāng)檢測到移出數(shù)據(jù)為1時完成運算，通過控制預(yù)置數(shù)列中1的位置來控制移位次數(shù)，由此控制運算部分的乘除倍數(shù)。（2）乘除控制模塊圖3-2乘除控制模塊 利用兩片雙向移位寄存器74LS194左移或右移，控制乘除法。當(dāng)S1=0，S0=1時，在CP上升沿的作用下，寄存器實現(xiàn)右移操作，當(dāng)S1=1，S0=0時，在CP上升

18、沿的作用下，寄存器實現(xiàn)左移操作。高位片和低位片的左移、右移輸入端SR、SL的輸入序列分別由低位片和高位片的輸出來控制。且兩個芯片同時進(jìn)行移位，進(jìn)而控制乘除。3.3.1 系統(tǒng)測試（1）測試方法兩片74LS194低位片輸入端A、高位片的D接數(shù)字電路實驗箱+5V電源，低位片的B、C、D和高位片的A、B、C接地。實現(xiàn)乘法功能時，調(diào)整單刀雙擲開關(guān)，使S1 S0=0 1；實現(xiàn)除法功能時，調(diào)整開關(guān)使S1 S0=1 0。輸出為64（0100 0000）時，調(diào)整開關(guān)使S1 S0=1 1，輸入置數(shù)為1000 0001，重新開始計算；輸出為1（0000 0001）時，調(diào)整開關(guān)使S1 S0=1 1，輸入置數(shù)為1000

19、 0001，重新開始計算。選擇步長2時，調(diào)整開關(guān)使74LS273的CLK直接接時鐘信號；選擇步長4時，調(diào)整開關(guān)使CLK接74LS161的RCO，同時使74LS161輸入1110；選擇步長8時，調(diào)整開關(guān)使CLK接74LS161的RCO，同時使74LS161輸入1101。（2）測試數(shù)據(jù)步長運算T0T1T2T3T4T5T62乘法1248163264除法64321684214乘法141664除法6416418乘法1864除法6481表2-1 可控乘除計算器系統(tǒng)測試數(shù)據(jù)3.4 總結(jié) 第三次實驗是在第二次實驗的基礎(chǔ)上由加減的可控變?yōu)槌顺目煽兀鄳?yīng)地涉及到了預(yù)設(shè)數(shù)值與移位發(fā)送的知識。它在原理上由第二個實驗

20、更進(jìn)一步地上了一個臺階，但電路結(jié)構(gòu)并沒有多么復(fù)雜，能夠順利地通過實驗箱連接和焊接來實現(xiàn)其功能。 實驗四 實現(xiàn)模擬信號的可控乘/除電路4.1、設(shè)計任務(wù)要求用D/AC0832實現(xiàn)8k10k（300mV）模擬信號和8位數(shù)字信號輸入，8k10k（2mV-3V）模擬信號輸出的可控乘/除法電路。4.2、設(shè)計方案及論證任務(wù)要求用DAC0832實現(xiàn)乘除法放大和縮小。0832在后面接上一個運放LM324能夠?qū)崿F(xiàn)乘除法的功能。其相關(guān)接口和原理如下：DAC0832的ILE接高電平、其余控制端均接低電平，使兩個鎖存器處于常開通狀態(tài)，輸入的數(shù)據(jù)直接經(jīng)過鎖存器、D/A轉(zhuǎn)換器進(jìn)行數(shù)/模轉(zhuǎn)換，輸出跟隨數(shù)字輸入變化而變化，所以

21、電路處于直通工作方式。當(dāng)參考電壓為正時，電流由經(jīng)支路電阻流入或；當(dāng)參考電壓為負(fù)時，則電流由或經(jīng)支路電阻流入，從而在接地情況下，輸出電壓，當(dāng)參考電壓為正時，為負(fù)；當(dāng)參考電壓為負(fù)時，為正。參考電壓既然可負(fù)可正，那么端可以加一個交流電壓（工作于四象限），從而簡寫為。此時實現(xiàn)乘法功能，簡寫為MDAC。當(dāng)反饋電阻輸出端加上交流輸入信號，接地并接到運算放大器的同相輸入端，接到運算放大器的反相輸入端，參考電壓同時接到運算放大器的輸出端，則把R-2R型電阻網(wǎng)絡(luò)構(gòu)成了運算放大器的反饋元件，用R-2R型電阻網(wǎng)絡(luò)和運算放大器實現(xiàn)了模擬信號被數(shù)字D相除的除法器。即。這里，K是系數(shù)，D是與數(shù)字量。4.3、仿真及調(diào)試過程

22、圖4-1 整體電路設(shè)計圖其中左邊顯示了放大或者縮小倍數(shù)，中間芯片DAC0832和運放器LM324實現(xiàn)乘法或除法器，開關(guān)SW11和SW9實現(xiàn)乘法與除法的互換。最右面的函數(shù)發(fā)生器輸出300mV、8KHz的正弦信號，輸出信號接示波器。4.4、總結(jié)第四個實驗運用模/數(shù)轉(zhuǎn)化芯片DAC0832和運放LM324實現(xiàn)了乘法電路。在實驗設(shè)計與操作過程中，一方面了解了DAC0832的基本原理和工作方式，另一方面對于示波器的運用有了新的認(rèn)識，也由此得來對于DA轉(zhuǎn)化的一個較為直觀的認(rèn)識。雖然電路結(jié)構(gòu)并不復(fù)雜，但其內(nèi)容上與前三個有著較大的區(qū)別。實物圖片5.1 第一次實驗5.2第二次實驗5.3 第三次實驗及顯示板、BCD轉(zhuǎn)換【 實驗總結(jié)這次實驗應(yīng)該說難度較高，對于我們的各方面素質(zhì)都有著較高的要求。一方面考量了學(xué)生對于用于實現(xiàn)各項功能的元件的了解以及由多個元件組構(gòu)電路來實現(xiàn)功能的運用方式，另一方面對于焊接、實物連接布線等動手動力也是一個很大的考驗。這次實驗之前并沒有過需要將各方面所學(xué)的知識捏合成一個