數(shù)模混合信號電路設(shè)計_第二講.ppt

數(shù)?；旌闲盘柤呻娐吩O(shè)計 第二講 ADC,華僑大學(xué)電子與信息工程學(xué)院 電子工程系 楊驍 凌朝東 ,1,Analog-To-Digital,自然所有的界物理量如聲音、光、 溫度等都是以模擬信號的形式存在,隨著現(xiàn)代集成電路器件尺寸不斷減小，速度不斷加快，集成度不斷提高，廉價、高速的數(shù)字集成電路大量出現(xiàn),這些數(shù)字集成電路能夠完成相當(dāng)復(fù)雜的數(shù)字信號處理任務(wù),數(shù)字信號處理技術(shù)具有更多的優(yōu)勢：便于傳輸、計算、存儲等優(yōu)點.一般都采用把復(fù)雜的信號處理任務(wù)放在數(shù)字域來完成，從而降低整個系統(tǒng)的設(shè)計難度、成本和功耗。,A/D和D/A是連接模擬和數(shù)字的橋梁,2,ADC/DAC,3,常見的ADC,全并行Flash ADC,逐次逼近(Successive Approximation) ADC,流水線 (Pipelined) ADC,Sigma Delta ADC,折疊 (Folding) ADC,兩步型 (Two-Step Flash) ADC,內(nèi)插型(Interpolating) ADC,算法(Algorithmic ) ADC,4,常見的模數(shù)轉(zhuǎn)換器結(jié)構(gòu),精度與速度的折衷,5,在數(shù)據(jù)采集系統(tǒng)中存在兩種信號：,模擬信號,數(shù)字信號,信號種類,被采集物理量的電信號。,計算機運算、處理的信息。,6,模擬信號的數(shù)字化處理（ ADC基本過程）,ADC包括兩個過程：,1、采樣（時間離散化） 2、量化（幅度離散化）,7,采樣過程（時間離散化）,采樣過程即把連續(xù)時間離散化，這一過程必須滿足奈奎斯特采樣定理，即采樣頻率必須大于2倍的奈奎斯特頻率，也就是采樣頻率大于奈奎斯特率。如果不滿足采樣定理，采樣過程就會產(chǎn)生信號頻譜的混疊。為了避免信號頻譜的混疊，信號在采樣前必須通過一個抗混疊濾波器，把信號變?yōu)橐粋€帶限信號。這個過程可逆。實用的辦法是加入保持器。常用的為零階保持器。,8,量化（幅度離散化）,量化過程就是把模擬信號的連續(xù)幅值離散化，用有限的數(shù)字去表示模擬信號幅值的大小。量化過程是不可逆的，經(jīng)過量化得到的數(shù)字信號不可能不失真地恢復(fù)到原來信號，它必定要引入量化誤差或量化噪聲。,9,沖激串抽樣,=,當(dāng) 時,*,=,當(dāng) 時,從頻譜圖可以看出：要使各頻移不重疊，抽樣 頻率s2m，m 為f (t)的頻譜F(j)的最高頻率。 否則， s 2m ，抽樣信號的頻譜會出現(xiàn)混疊。,根據(jù)頻域卷積定理：,10,信號重建,11,量化,量化過程把模擬信號的連續(xù)幅值離散化，用有限的數(shù)字去表示模擬信號幅值的大小。量化過程是不可逆的，經(jīng)過量化得到的數(shù)字信號不可能不失真地恢復(fù)原信號，它必定要引入量化誤差或量化噪聲。根據(jù)量化過程中量化器的輸入與輸出的關(guān)系，可分為均勻量化和非均勻量化，大多數(shù)模數(shù)轉(zhuǎn)換器采用均勻量化器。,12,ADC一些基本概念,表示能夠分辨的最小輸入模擬量,表示相鄰的數(shù)字輸出量之間的間 隔，量化臺階,理想ADC位數(shù)與量化臺階數(shù)M的 關(guān)系：,3bit 則有7個量化臺階數(shù),量化器的量化誤差在0 /2 之間變化,13,量化噪聲,假設(shè)量化誤差為加性白噪聲后，可以得到其統(tǒng)計參數(shù)：均值m及方差2。均值m表示了量化噪聲的直流分量，方差2則表示了除去直流分量后，量化噪聲的平均功率。,14,如果量化噪聲為白噪聲，則其概率密度函數(shù)如圖 所示，其代數(shù)表達(dá)式為：,量化噪聲概率密度函數(shù),15,理想ADC的SNR,若輸入信號為峰峰幅值等于2A（幅值為A）的正弦信號，要使量化器不發(fā)生過載，則A的最大值為VFS/2，輸入信號的平均功率為：,則量化器理論上能得到的最大信號噪聲比為,量化器每增加一位，其SNR增加大約6dB。,16,理想ADC的特性,精度： 1LSB=D=VFS/2N 模擬輸入范圍： -0.5D(2N-0.5)D 對于3位ADC： -0.5D7.5D,17,量化誤差的定義,量化誤差：模擬輸入與數(shù)字輸出經(jīng)過理想DAC之后的差值， 也稱為余量電壓或量化噪聲,18,量化誤差曲線,斜坡信號輸入,也稱為余量曲線,19,正弦信號輸入,20,ADC的動態(tài)范圍,假定電路噪聲量化噪聲,則動態(tài)范圍定義為 若信號與噪聲的峰均比相同，也可以用電壓來近似 由于實際噪聲以及ADC的非理想特性，達(dá)不到最大的動態(tài)范圍,21,量化噪聲en的概率密度函數(shù)（PDF）,通?？烧J(rèn)為量化噪聲為-D/2, D/2內(nèi)的均勻分布 其均值為0： 方差為：,即量化噪聲的功率,22,ADC的SQNR,信號/量化噪聲比 ADC精度每增加1位，其SQNR增加約6dB,23,ADC性能指標(biāo),ADC性能指標(biāo):靜態(tài)性能指標(biāo)和動態(tài)性能指 靜態(tài)性能指標(biāo)(Static Specifications)：靜態(tài)參數(shù)主要表征 ADC在靜態(tài)不變的測試環(huán)境下的性能表現(xiàn)，測試時所加的測試信號在ADC轉(zhuǎn)換時刻保持不變。有時又稱為 DC性能。 動態(tài)性能指標(biāo)：主要表征 ADC在動態(tài)變化的環(huán)境下的性能表現(xiàn)，測試時所加測試信號是時間的函數(shù)，測試信號在ADC轉(zhuǎn)換時刻是變化的。,24,靜態(tài)性能指標(biāo),靜態(tài)性能指標(biāo)： 失調(diào)誤差(Offset) 增益誤差(Gain Offset) 微分非線性(Differential Nonlinearity, DNL) 積分非線性(Integrated Nonlinearity, INL),25,靜態(tài)性能指標(biāo),失調(diào)誤差(Offset Error) :,26,失調(diào)誤差,定義： 實測的轉(zhuǎn)換曲線第一個轉(zhuǎn)折點處的輸入電壓-1/2LSB 1+3/4LSB,27,滿幅度誤差,定義： 實測的轉(zhuǎn)換曲線最后一個轉(zhuǎn)折點處的輸入電壓+1/2LSB與理想的滿幅度電壓之差 5+3/4LSB,28,靜態(tài)性能指標(biāo),增益誤差(Gain Error) :增益誤差是預(yù)估傳遞函數(shù)和實際斜率的差別。,29,失調(diào)和滿幅度誤差的結(jié)合,失調(diào)、滿幅度誤差以及增益誤差很容易用后續(xù)的數(shù)字信號處理消除，影響不大 重要是的DNL和INL 測量INL和DNL時需要去除失調(diào)和滿幅度誤差的影響，所以連接實測的兩個端點代替理想的轉(zhuǎn)換特性,30,靜態(tài)性能指標(biāo),微分非線性(Differential Nonlinearity, DNL) :理想 條件下，模數(shù)器件相鄰兩個數(shù)據(jù)之間，模擬量的差值都是一樣的。但實際上，相鄰兩刻度之間的間距不可能都是相等的。DNL定義為：相鄰兩個轉(zhuǎn)換點之間的距離與理想值的最大偏差。DNL的具體數(shù)值依賴于具體的輸出碼字，如果不指定具體的碼字而衡量整個模數(shù)轉(zhuǎn)換器的微分非線性誤差指標(biāo)，則所指為所有微分非線性誤差中最大的一個。,31,微分非線性DNL,DNL定義： 實際碼的寬度與1LSB（D）之差 方法： 連接兩個端點，得出理想的轉(zhuǎn)換特性 去除失調(diào)、滿幅度和增益誤差 測DNL,32,DNL的幾點說明,理想情況下，每個碼相差D，所以每個碼處的DNL=0； 測DNL前，需要先消除失調(diào)和滿幅度誤差 DNLk是個向量，表示各個碼處的DNL 測試時，通常需要報告每個碼的DNL，若只給一個值，則是最大值,33,DNL計算舉例,理想3位ADC LSB=0.1，VFS=0.8V 失調(diào)為0.02-0.05=-0.03V 表示為-0.03/0.1=-0.03LSB 滿幅度誤差為0.68-0.65=0.03V 表示為0.03/0.1=0.03LSB 消除失調(diào)和滿幅度誤差后，重新計算LSB LSB=(0.68-0.02)/(2N-2)=0.11,34,算出每個碼的寬度 相鄰轉(zhuǎn)折電壓之差 不需計算碼“0”的寬度 計算出DNL,35,算出每個碼的寬度 相鄰轉(zhuǎn)折電壓之差 不需計算碼“0”的寬度 計算出DNL,36,最大DNL為0.64LSB,37,存在失碼和非單調(diào)性時的DNL,存在失碼時，DNL為最小值-1（DNL不可能小于-1） 轉(zhuǎn)換特性存在非單調(diào)性時：DNL1 DNL的重要性質(zhì)：,38,存在失碼和非單調(diào)性時的DNL,存在失碼時，DNL為最小值-1（DNL不可能小于-1） 轉(zhuǎn)換特性存在非單調(diào)性時：|DNL|1 DNL的重要性質(zhì)：,39,靜態(tài)性能指標(biāo),積分非線性(Integral Nonlinearity, INL) :ADC的實際轉(zhuǎn)換曲線與理想轉(zhuǎn)換曲線之間的偏差。積分非線性表示了ADC器件在所有的數(shù)值點上對應(yīng)的模擬值和真實值之間誤差最大的那一點的誤差值，也就是輸出數(shù)值偏離線性最大的距離。（ LSB ）。INL是DNL誤差的數(shù)學(xué)積分。,40,ADC的積分非線性(INL),INL定義： 實際碼轉(zhuǎn)折點電壓與理想轉(zhuǎn)折點電壓之差 方法： 連接兩個端點去除失調(diào)、滿幅度和增益誤差， 得出理想的轉(zhuǎn)換特性 測INL,41,求INL的方法,方法1：用上述方法直接測量求解，碼m的INL為 方法2：根據(jù)DNL計算INL 可以證明： INL是DNL的累加和,42,求解INL的例子,43,44,靜態(tài)性能指標(biāo),總之，非線性微分和積分是指代碼轉(zhuǎn)換與理想狀態(tài)之間的差異。非線性微分(DNL)主要是代碼步距與理論步距之差，而非線性積分 (INL)則關(guān)注所有代碼非線性誤差的累計效應(yīng)。對一個ADC來說，一段范圍的輸入電壓產(chǎn)生一個給定輸出代碼，非線性微分誤差為正時輸入電壓范圍比理想的大，非線性微分誤差為負(fù)時輸入電壓范圍比理想的要小。從整個輸出代碼來看，每個輸入電壓代碼步距差異累積起來以后和理想值相比會產(chǎn)生一個總差異，這個差異就是非線性積分誤差。,45,ADC動態(tài)性能指標(biāo),靜態(tài)特性INL和DNL不能反映ADC抑制噪聲的特性以及信號頻率對性能的影響 信噪比(Signal-to-Noise-Ratio, SNR)：信號功率與指定信號帶寬內(nèi)除去諧波之后的所有噪聲功率之比，一般用 dB來表示。SNR與輸入信號的幅度和頻率有關(guān)，并隨著輸入信號幅值減小而減小。 信號噪聲諧波失真比(Signal-to-Noise-Plus-Distortion Ratio，SNDR)：信號功率與指定信號帶寬內(nèi)所有噪聲功率(包括諧波分量)之比。它測量的是輸出信號所有傳遞函數(shù)非線性加上系統(tǒng)所有噪聲(量化、抖動和假頻)的累積效果。與SNR相比，SNDR隱含地表示了電路的非線性失真問題。理想的ADC的SNR與SNDR相等，等于SNR=SNDR=6.02B+1.76dB。系統(tǒng)內(nèi)部噪聲會SNR小于理論值，可能造成誤差的原因包括：器件量化誤差、器件內(nèi)部噪聲和非線性噪聲。,46,ADC動態(tài)性能指標(biāo),動態(tài)性能指標(biāo) 無雜散動態(tài)范圍(Spurius-Free Dynamic Rage，SFDR)：信號功率與指定信號帶寬內(nèi)最大噪聲功率之比，一般最大噪聲為諧波信號，所以有時也定義為信號功率與指定信號帶寬內(nèi)最大諧波功率之比。雜波通常產(chǎn)生于各諧波中(雖然并不總是這樣)，它表示器件輸入和輸出之間的非線性。在頻域中，SFDR是衡量線性特性的有效方法。,47,ADC動態(tài)性能指標(biāo),動態(tài)性能指標(biāo) 總諧波失真(Total Harmonic Distortion，THD)：信號功率與所有諧波分量功率和之比，在實際計算時，只計算前幾次的諧波分量(一般為前6次諧波)，而忽略高次諧波分量。,48,ADC動態(tài)性能指標(biāo),動態(tài)性能指標(biāo) 有效位數(shù)(Effective Number of Bits, ENOB)：有效位數(shù)ENOB是在ADC器件信噪比基礎(chǔ)上計算出來的，它將傳輸信號質(zhì)量轉(zhuǎn)換為等效比特分辨率。通過使用快速傅立葉變換（FFT）算法來計算離散傅立葉變換（DFT），制造商可以測量ADC模塊的SNDR，并用其來計算有效位數(shù)（ENOB）:,49,ADC動態(tài)性能指標(biāo),50,ADC動態(tài)性能指標(biāo),Datasheet中所指的16 bit是 ADC輸出的位數(shù)(而不是ADC的有效位數(shù)ENOB),一般而言，它指無丟碼（No Missing Codes)精度。 無丟碼：當(dāng)輸入信號電壓ADC滿刻度輸入范圍內(nèi)掃描（即從最小值到最大值逐漸變化），所有可能的數(shù)字碼都將在ADC的輸出出現(xiàn)。,51,ADC動態(tài)性能指標(biāo),動態(tài)性能指標(biāo) 優(yōu)良指數(shù)(Figure of Merit，F(xiàn)oM)：衡量不同帶寬和精度ADC在功耗方面的性能，功率效率 。,52,動態(tài)指標(biāo),動態(tài)特性：SNR、SNDR、SFDR 測試方法：輸入一個理想正弦波，對ADC的轉(zhuǎn)換結(jié)果進(jìn)行DFT分析，得出動態(tài)特性,53,DFT分析,DFT：輸入為N個等時間間隔的轉(zhuǎn)換結(jié)果（間隔為1/fs） 輸出為0fs之間的N條等間距的頻率譜線，間距為fs/N，且關(guān)于fs/2對稱 若N=2k，可以用FFT快速算法計算DFT 理想正弦信號的DFT為單線譜：只有正弦頻率處有輸出，其余譜線為0,54,時域取值為整數(shù)周期的影響頻譜泄漏,整周期，輸出為單根直線,非整周期，輸出頻譜泄漏 不是ADC性能的反映，必須杜絕,理想正弦輸入,55,頻譜泄漏的原因,DFT計算：有限長序列周期沿拓實現(xiàn)無現(xiàn)場序列，若非整周期造成信號失真,56,頻譜泄漏的解決方法,方法1： 相干采樣，使輸入信號頻率與采樣頻率關(guān)聯(lián)，嚴(yán)格保證整周期 fs采樣頻率； fin-輸入信號頻率 N-FFT分析的點數(shù)（4096、8192、） M-fin的周期數(shù) 例：fs=40M，N=1024，M=89, fin= 3.4765625MHz 常用在仿真中，可以精確地設(shè)置輸入信號頻率 實際測試時，受到信號源頻率精度的限制,難以保證整周期,57,頻譜泄漏的解決方法,方法2：對時域序列加窗處理（Hanning 或Nuttall） 測試常用方法，點數(shù)越多越精確,58,根據(jù)DFT結(jié)果計算動態(tài)性能,SNR,信號,噪聲,59,實際ADC的頻譜,信號 直流分量 諧波失真 噪聲,60,ENOB通常比N小1.4左右,SNR Pnoise: DFT結(jié)果中除信號分量、DC分量和各次諧波分量之外的所有分量功率之和 SNDR SFDR（無失真動態(tài)范圍） ENOB（有效精度）,61,主要內(nèi)容,ADC的概述 ADC性能指標(biāo)分析與測試方法 CMOS采樣電路 開關(guān)的導(dǎo)通電阻引入的非理想性 開關(guān)的時鐘饋通和電荷注入 采樣保持器結(jié)構(gòu) CMOS ADC的結(jié)構(gòu),62,主要內(nèi)容,ADC的概述 ADC性能指標(biāo)分析與測試方法 CMOS采樣電路 開關(guān)的導(dǎo)通電阻引入的非理想性 開關(guān)的時鐘饋通和電荷注入 采樣保持器結(jié)構(gòu) CMOS ADC的結(jié)構(gòu),63,理想采樣保持電路,準(zhǔn)確名稱：跟蹤保持（track and hold）,64,實際采樣保持電路的問題,開關(guān)導(dǎo)通電阻引入的非理想性 導(dǎo)通電阻引入噪聲 導(dǎo)通電阻限制了帶寬，限制轉(zhuǎn)換速度 導(dǎo)通電阻是輸入信號的函數(shù)，存在非線性，造成SFDR降低 開關(guān)的電荷注入和時鐘饋通,65,問題1：kT/C噪聲,導(dǎo)通電阻與電容C形成低通濾波器，產(chǎn)生的輸出噪聲功率為kT/C（與電阻大小無關(guān)），在高精度ADC中有較大影響 要求：kT/C量化噪聲功率 由此，可根據(jù)轉(zhuǎn)換精度確定采樣電容的大小,66,采樣電容與轉(zhuǎn)換精度的關(guān)系,電容面積限制了乃奎斯特率ADC精度的提高 過采樣ADC可以降低對電容面積的要求,67,問題2：導(dǎo)通電阻對速度的影響,導(dǎo)通電阻和采樣電容確定了時間常數(shù) 輸出電壓穩(wěn)定到誤差小于1LSB需要一定的時間，由此可確定最高采樣頻率,68,導(dǎo)通電阻確定,速度、精度和電容都要求低導(dǎo)通電阻,69,開關(guān)的導(dǎo)通電阻（線性區(qū)工作）,電阻不為常數(shù)：信號越大，導(dǎo)通電阻越大 引入非線性,70,增加采樣時間可降低電阻引入的非線性,HD2=-69.5dBFS HD3=-76.3,71,電源電壓對非線性的影響,電源電壓增加對三次諧波改善更明顯,72,ADC的SFDR優(yōu)化措施,SFDR對采樣的非線性很敏感 解決措施： 增大開關(guān)尺寸，降低電阻 增加了開關(guān)的電荷注入 增加了漏源的非線性結(jié)電容，引入其他非線性 增大VDD/VFS 降低了動態(tài)范圍 互補開關(guān) 使VGS恒定并最大化,73,措施1：互補CMOS開關(guān),互補開關(guān)在電源電壓較高時，能顯著改善開關(guān)性能 低電源電壓使工作范圍減小,74,措施2：Boot開關(guān)實現(xiàn)恒定VGS采樣,基本思想,開關(guān)導(dǎo)通時，柵電壓VG為VDD+Vin 使VGS始終等于VDD 降低了導(dǎo)通電阻，并去除了非線性,75,實用的Boost開關(guān)電路,VDD倍增電路,76,VDD倍增,77,C1、C2下極板的電壓0VDD變化 上極板電壓VDD2VDD變化,78,恒定VGS的實現(xiàn),79,80,主要內(nèi)容,ADC的概述 ADC性能指標(biāo)分析與測試方法 CMOS采樣電路 開關(guān)的導(dǎo)通電阻引入的非理想性 開關(guān)的時鐘饋通和電荷注入 采樣保持器結(jié)構(gòu) CMOS ADC的系統(tǒng)結(jié)構(gòu),81,時鐘饋通和電荷注入,時鐘信號由高到低變化時輸出產(chǎn)生失調(diào)電壓 時鐘饋通 電荷注入,82,時鐘饋通和電荷注入分析（1）,Case1：時鐘下降速度慢的情況： 開關(guān)關(guān)斷之前溝道仍然存在，溝道電荷可以泄放到端，不存在電荷注入 只受時鐘饋通影響,83,包含CDB，大小隨Vin變化，引入非線性,84,時鐘饋通和電荷注入分析（2）,Case2：時鐘下降速度很快的情況： 沒有溝道，電荷無法泄放，均勻地注入到端和D端 失調(diào)電壓同時受到時鐘饋通和電荷注入的,85,在工作速度范圍內(nèi)，盡量使時鐘下降的慢些，可以減輕電荷注入的影響，但時鐘饋通依然存在,86,開關(guān)的時鐘速度對失調(diào)的影響,87,時鐘饋通和電荷注入的解決措施,措施1：互補CMOS開關(guān) 若NMOS和PMOS的尺寸相同，可以起到較好的改善作用 N管和P管遷移率不同，引起導(dǎo)通電阻的非線性,88,措施2：增加dummy管,選擇L1=L2，W1=2W2，可以顯著抵消電荷注入,問題： 1. 要保證時鐘的上升和下降匹配； 2. 開關(guān)兩端阻抗匹配使Q1平分到兩端； 3. dummy管增加了寄生電容，降低了帶寬,89,措施3：差動采樣,失調(diào)誤差可抵消 不能消除非線性誤差（與信號有關(guān)的誤差）,90,措施4：下極板采樣,M2比M1提前一點時間關(guān)斷，使Cs的下極板沒有到地的通路 當(dāng)M1關(guān)斷時，M1的電荷無法注入到Cs上 M2的VGS是固定值，關(guān)斷時引起的誤差可以差動采樣消除,91,主要內(nèi)容,ADC的概述 ADC性能指標(biāo)分析與測試方法 CMOS采樣電路 開關(guān)的導(dǎo)通電阻引入的非理想性 開關(guān)的時鐘饋通和電荷注入 采樣保持器結(jié)構(gòu) CMOS ADC的系統(tǒng)結(jié)構(gòu),92,基于下極板采樣的翻轉(zhuǎn)式采樣保持器,f1和f2為不交疊時鐘，即不能同時使開關(guān)導(dǎo)通 f1比f1d略微提前關(guān)斷，實現(xiàn)下極板采樣,93,跟蹤相,94,保持相,95,處在信號通路上，采用boosted的恒定VGS開關(guān)，減小導(dǎo)通電阻，增加線性度。其余開關(guān)可采樣CMOS開關(guān),96,實用的差動形式的翻轉(zhuǎn)式采樣保持器,閉環(huán)增益等于1 反饋系數(shù)等于1，必須保證運放的穩(wěn)定性和速度 單級的增益提高性運放為首選結(jié)構(gòu),97,下極板采樣的電荷再分布式SHA,f1相：X節(jié)點的電荷： f2相：X節(jié)點的電荷 電荷守恒：,失調(diào)項由差動采樣消除,98,99,差動電荷再分布的輸入輸出,可實現(xiàn)可編程增益,100,利用電荷再分布式結(jié)構(gòu)實現(xiàn)運算,電荷再分布式結(jié)構(gòu),跟蹤相：S1和S3導(dǎo)通，S2關(guān)斷 保持相：S2導(dǎo)通，S1和S3關(guān)斷 可實現(xiàn)大于1的放大倍數(shù),101,時鐘生成電路,產(chǎn)生雙相不交疊時鐘及下極板采樣時鐘,102,Flash ADC,。,103,Flash ADC,量化器中比較器的輸出信號為溫度碼，所以需要譯碼電路來實現(xiàn)溫度碼到二進(jìn)制碼的轉(zhuǎn)換。實現(xiàn)溫度碼到二進(jìn)制碼轉(zhuǎn)換的譯碼電路有多種類型，如ROM譯碼器，Wallace Tree譯碼器，F(xiàn)AT Tree 譯碼器，多路開關(guān)(multiplexer)譯碼器。,104,Flash ADC,溫度碼到二進(jìn)制碼電路,105,溫度碼到二進(jìn)制碼電路,氣泡問題,106,溫度碼到二進(jìn)制碼電路,氣泡問題,107,溫度碼到二進(jìn)制碼電路,氣泡問題,108,溫度碼到二進(jìn)制碼電路,比較器亞穩(wěn)態(tài)問題,109,溫度碼到二進(jìn)制碼電路,Gray編碼,110,溫度碼到二進(jìn)制碼電路,格雷碼的使用，不但能夠抑制亞穩(wěn)態(tài)帶來的問題，還可以減小氣泡的影響，當(dāng)氣泡的數(shù)量增加時，格雷碼的輸入仍然與無氣泡時溫度碼對應(yīng)的格雷值，從而可得到合理近,111,主要內(nèi)容,ADC的概述 ADC性能指標(biāo)分析與測試方法 CMOS采樣電路 CMOS比較器 CMOS ADC的結(jié)構(gòu),112,理想比較器,比較兩個模擬電壓的瞬時值，輸出數(shù)字“0”或“1” 連續(xù)時間或分立時間 性能： 精度：增益和失調(diào) 速度：小信號帶寬、建立時間、過載恢復(fù)時間 功耗 輸入電容 回踢,113,增益要求,114,實現(xiàn)高增益的方法,特殊的“放大” 不要求線性 不要求連續(xù)時間，在給定的某個時刻放大 可能的實現(xiàn)方法： 單級放大：開環(huán)OTA 多級放大：多級電阻負(fù)載差動對級聯(lián) 帶正反饋的鎖存器,115,若用OTA作比較器,最高頻率：400KHz,116,多級級聯(lián),影響速度的因素：單級增益和級數(shù),117,正反饋鎖存器,118,鎖存器的等效增益,119,實際比較器的結(jié)構(gòu),在鎖存器之前采樣預(yù)放大的原因 失調(diào)：鎖存器的失調(diào)為10100mV 共模抑制 減小回踢 消除亞穩(wěn)態(tài),120,預(yù)放大器對失調(diào)的抑制,121,失調(diào)消除技術(shù),122,Output Series Cancellation,123,Input Series Cancellation,124,比較器實例（1）,失調(diào)消除階段,125,實例（2）,126,實例(3),127,實例(4),動態(tài)比較器,128,主要內(nèi)容,ADC的概述 ADC性能指標(biāo)分析與測試方法 CMOS采樣電路 CMOS ADC的結(jié)構(gòu) 串行ADC 逐次逼近ADC FLSAH ADC 插值、折疊、折疊插值 流水線ADC,129,各種ADC結(jié)構(gòu)的速度和精度,130,低速（串行）A/D轉(zhuǎn)換器（單斜率）,原理：斜坡電壓為0時，開始計數(shù)；等于Vin時，停止計數(shù)。計數(shù)器的輸出結(jié)果正比于Vin 優(yōu)點：簡單、低功耗；INL只取決于諧波電壓的線性度，與其它器件無關(guān)； 缺點：速度很低；高精度時，產(chǎn)生斜坡電壓難度大,131,雙斜率A/D轉(zhuǎn)換器方塊圖,原理：積分器先對Vin積分（充電），再以Vref進(jìn)行放電，直到積分器輸出等于Vth。計數(shù)器的輸出結(jié)果正比于Vin/Vref 優(yōu)點：無需斜坡發(fā)生器、簡單 缺點：速度很低； 應(yīng)用：絕大多數(shù)的數(shù)字萬用表采用這種ADC,132,雙斜率A/D轉(zhuǎn)換器的工作波形,133,主要內(nèi)容,ADC的概述 ADC性能指標(biāo)分析與測試方法 CMOS采樣電路 CMOS ADC的結(jié)構(gòu) 串行ADC 逐次逼近結(jié)構(gòu) FLSAH ADC 插值、折疊、折疊插值 流水線ADC,134,逐次逼近（SAR）結(jié)構(gòu),也稱為算法型ADC,135,算法原理,136,逐次逼近過程（二分搜索原理）,DAC輸出,精度高，可達(dá)到16位； 對于N位ADC，轉(zhuǎn)換一個結(jié)果需要N個時鐘周期； 精度與速度的折衷，通常在MHz級別,137,SAR實例,138,主要內(nèi)容,ADC的概述 ADC性能指標(biāo)分析與測試方法 CMOS采樣電路 CMOS ADC的結(jié)構(gòu) 串行ADC 逐次逼近結(jié)構(gòu) FLSAH ADC 折疊插值 流水線ADC,139,FLASH結(jié)構(gòu)：高速ADC,并行結(jié)構(gòu)，高速轉(zhuǎn)換，可達(dá)GHz 結(jié)構(gòu)復(fù)雜，共需要2N-1個比較器 輸入寄生電容大，（ 2N-1 ）個比較器的輸入電容,140,FLASH ADC 精度對設(shè)計的影響,141,142,FLASH ADC的誤差源,比較器輸入端： 失調(diào) 輸入電容的非線性 回踢噪聲，影響基準(zhǔn) 比較器輸出端 溫度碼中的氣泡,143,氣泡的影響,常見的溫度碼譯碼電路,144,氣泡使輸出出錯,145,防氣泡的譯碼器,146,降低FLASH結(jié)構(gòu)的復(fù)雜度,FLASH結(jié)構(gòu)的優(yōu)勢是高速 但精度難以超過8位 功耗和面積限制 降低FLASH結(jié)構(gòu)復(fù)雜度的方法 插值法 折疊法 折疊差值法 流水線結(jié)構(gòu),147,主要內(nèi)容,ADC的概述 ADC性能指標(biāo)分析與測試方法 CMOS采樣電路 CMOS ADC的結(jié)構(gòu) 串行ADC 逐次逼近結(jié)構(gòu) FLSAH ADC 插值、折疊、折疊插值 流水線ADC,148,用插值法減少比較器中的預(yù)放大器,內(nèi)插增加了判別電平，減小了Cin。 放大器的傳輸曲線和增益值不重要， 重要的是：交點位置要精確,- +,- +,把閃速ADC的比較器分成預(yù)放大器和鎖存器兩部分。預(yù)放大器的傳輸曲線：閾值附近為線性；其余非線性；遠(yuǎn)離閾值的兩端飽和,+-,+ -,149,預(yù)放大器+鎖存器的比較器,150,2插值,151,插值的其它實現(xiàn)形式,152,4-Interpolating ADC,153,總的電壓傳輸曲線,16個溫度計碼（通常采用格雷碼）,插值可以減少放大器的數(shù)量，不能減少鎖存器的的數(shù)量！,154,折疊減少比較器的數(shù)量,折疊率F：每個折疊模塊輸出電壓躍變的次數(shù)（小區(qū)域數(shù)）,155,折疊ADC,156,6-bit折疊ADC,157,折疊器實現(xiàn),158,折疊器的輸入輸出特性,159,失真問題,160,增加折疊數(shù)減小失真,161,多折疊的波形,162,8位折疊ADC,MSB：3位，LSB：5位； 直接flash：255比較器；折疊后：40個比較器,163,折疊插值 ADC,折疊可減少比較器數(shù)量，不能減小輸入電容；內(nèi)插相反、互補。,164,165,主要內(nèi)容,ADC的概述 ADC性能指標(biāo)分析與測試方法 CMOS采樣電路 CMOS A